• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2017년도 추계학술대회
• /
• pp.578-580
• /
• 2017

IoT 기술의 발전으로 IoT 기기들 사이의 통신에 보안이 중요해지고 있으며, 다양한 보안 알고리즘을 사용하고 있다. 많은 대칭 키 알고리즘 중에 AES (Advanced Encryption Standard) 알고리즘은 높은 보안성으로 지금까지 사용하고 있다. 본 논문에서는 효율적인 AES 알고리즘의 하드웨어 구조를 제안한다. 제안하는 하드웨어 구조는 암호화 모듈과 키 생성 모듈에 4단 파이프라인 구조를 적용하여, 높은 처리량과 낮은 지연시간을 가진다. 총 512비트의 일반 텍스트를 46 사이클에 처리가 가능하다. 제안하는 하드웨어 디자인은 65nm 공정에서 1.18GHz의 최대 주파수와 13Gbps의 처리량을 가지며, 180nm 공정에서 800MHz의 최대 주파수와 8.9Gbps의 처리량을 가진다.

• 정보보호학회논문지
• /
• 제26권6호
• /
• pp.1413-1419
• /
• 2016

최근의 양자컴퓨터 기술 발전과 PQCrypto2016에서 미국 NIST의 포스트 양자 암호 표준 공모사업 발표로 인해 포스트 양자 암호에 대한 관심과 연구가 활발히 이루어지고 있다. 양자 컴퓨터와 관련된 대표적인 알고리즘인 Grover 알고리즘과 Shor 알고리즘으로 인해, 현재 사용되고 있는 다양한 대칭키 암호와 이산대수 기반의 공개키 암호의 안전성 재고가 필요한 상황에서 양자 컴퓨터에도 강인한 암호인 포스트 양자 암호 연구의 필요성이 발생하였다. 본 논문에서는 다양한 포스트 양자 암호 중 해시 기반 서명 기법의 최신 기술 동향과 전망에 대해 알아본다.

• 한국통신학회논문지
• /
• 제39B권12호
• /
• pp.822-830
• /
• 2014

최근 인터넷 환경에서 보안 서비스가 중요시 되면서 SSL/TLS의 사용은 행정기관뿐만 아니라 개인 홈페이지에서도 증가되고 있는 추세이다. 또한 IETF는 사물인터넷 환경에서도 제한된 성능과 자원을 가진 디바이스들이 보안기능을 위해 사용할 수 있도록 DTLS의 적용을 제안하고 있다. 본 논문에서는 LEA알고리즘을 구현하고 이를 OpenSSL 상에 적용 하였다. 그 결과 구현된 알고리즘은 AES 등과 같은 다른 대칭키 알고리즘들과 비교했을 때 연산 속도에 있어 우수한 성능을 보임을 확인 하였다.

• 정보보호학회논문지
• /
• 제24권6호
• /
• pp.1065-1078
• /
• 2014

IPSec 기반의 VPN에서는 데이터의 암호화 안전성 및 성능을 고려하였을 때 대칭키 기반의 AES 알고리즘의 성능이 가장 우수하다고 할 수 있다. 하지만 IPSec 기반 VPN에서 AES 알고리즘을 사용할 때 VPN의 성능은Cavium Networks사의 OCTEON Card 시리즈 같은 고가의 하드웨어 암호화 가속화 카드를 사용해도 동일한 하드웨어를 사용하는 방화벽의 절반의 성능도 내지 못하는 것을 알 수 있다. 2008년 인텔에서는 인텔 CPU에서 AES 알고리즘의 성능을 향상시키기 위해 AES-NI 7개의 명령어 집합을 발표하였다. 본 논문에서는 인텔 CPU의 AES-NI 7개의 명령어 집합을 사용 할 경우 IPSec 기반 VPN에서 실제로 성능이 얼마나 향상되는 지 검증 한다.

• 한국산업정보학회논문지
• /
• 제17권3호
• /
• pp.9-17
• /
• 2012

본 논문에서는 암호와 복호 과정이 동일한 SPN 구조 256 비트 블록 암호 알고리즘인 가칭 XSB(eXtended SPN Block cipher)를 제안한다. XSB는 짝수 N 라운드로 구성하고, 1 라운드부터 N/2-1 라운드까지는 전함수를 적용하고, N/2+1 라운드부터 N 라운드까지는 후함수를 적용한다. 각 라운드는 키 합산층, 치환층, 바이트 교환층 및 확산층의 네 단계로 구성한다. 또한 전함수단과 후함수단 사이에 대칭 블록을 구성하는 대칭단을 삽입한다. 대칭단은 간단한 비트 슬라이스 대합 S-박스로 구성한다. 비트 슬라이스 대합 S-박스는 Square 공격, 부매랑 공격, 불능차분 공격 등의 공격을 어렵게 한다.

• 한국컴퓨터정보학회논문지
• /
• 제25권1호
• /
• pp.87-92
• /
• 2020

IoT 네트워크 환경에서는 서버 등의 고성능 장치부터 각종 센서, 수동형 RFID 등 저사양 장치까지 다수의 여러 장치들이 연결되어 있다. 그렇기에 불법적인 공격에 노출되어 있으며 데이터를 암호화하여 통신을 수행하여야 한다. 암호화 알고리즘으로 대칭키, 공개키 암호화 및 해시 기법 등을 사용할 수 있으나 저성능 IoT 디바이스는 암호화 프로세스를 처리하기에는 적합하지 않는 하드웨어 성능을 가지고 있어 이러한 방법을 채택할 수 없는 경우가 발생한다. 본 논문에서는 블록체인 시스템과 연동한 경량 상호 인증 프로토콜을 적용하여 IoT 환경에서 저성능 단말장치의 안전한 통신을 보장하는 인증 기법을 제안한다.

• 한국산학기술학회논문지
• /
• 제9권2호
• /
• pp.370-378
• /
• 2008

공인전자문서보관소는 전자문서 보관의 법적 효력을 부여해 문서를 안전하게 보관하고, 전자문서의 내용과 송수신 여부 등을 증명해 주는 신뢰할 수 있는 제3의 기관을 말한다. 본 논문에서는 공인전자문서보관소 구축 핵심기능인 송수신 보안 기능에 초점을 맞추고 있으며, 공인전자문서보관소 업무 서버와 이용자간에 각 시스템간의 데이터 송수신시 안전하게 메시지를 보낼 수 있도록 공개키를 이용한 암호화 시스템을 제안 및 구현하였다. ITU-T의 X.509 기본 원칙을 준수하며, 대량의 데이터를 속도 향상을 위해 대칭키 암호화 알고리즘을 사용하였으며, 여기에 사용된 키만을 개인키로 암호화 시켰으며, 데이터의 무결성을 위해 메시지를 전자서명을 통해 수정하는 것을 방지하였다. 또한 시스템간의 인증을 하기 위해 인증서를 통해 서로 인증할 수 있도록 하였다.

• 한국컴퓨터정보학회논문지
• /
• 제17권1호
• /
• pp.171-181
• /
• 2012

본 논문은 대칭키 기반의 암호 알고리즘으로 사용하는 AES 암호 알고리즘을 정의하고, 멀티코어 프로세서의 자원을 최대 활용하기 위한 병렬 암호 알고리즘 설계를 제안한다. 제안한 병렬 암호 알고리즘은 코어의 개수에 따라 암호 알고리즘을 쓰레드별로 할당하여 암호 연산의 병렬 수행을 확인하였고, AES 암호 알고리즘에 비해 약 30% 성능향상을 확인하였다. 암호 알고리즘의 암 복호화 성능은 바이너리 비교 분석 툴을 통해 확인하여, AES 암호 알고리즘과 제안한 병렬 암호 알고리즘의 바이너리는 동일 결과를 확인하였으며, 복호화한 바이너리 또한 동일하였다. 본 논문에서 제안한 멀티코어 프로세서 환경의 병렬 암호 알고리즘은 개인 PC, 노트북, 서버, 모바일 환경에서 금융 서비스의 인증 및 결제에 적용 가능하고, 대형 데이터의 고속 암호화 연산이 필요한 분야에서 활용 가능하다.

• 한국산학기술학회논문지
• /
• 제21권5호
• /
• pp.14-21
• /
• 2020

두 통신자간 정보를 전송함에 있어 기밀성 서비스를 제공하기 위해서는 하나의 대칭 비밀키를 이용하는 블록데이터 암호화를 수행한다. 데이터 암호 시스템에 대한 전력 분석 공격은 데이터 암호를 위한 디바이스가 구동할 때 발생하는 소비 전력을 측정하여 해당 디바이스에 내장된 비밀키를 찾아내는 부채널 공격 방법 중 하나이다. 본 논문에서는 딥 러닝 기법인 CNN (Convolutional Neural Network) 알고리즘에 기반한 전력 분석 공격을 시도하여 비밀 정보를 복구하는 방법을 제안하였다. 특히, CNN 알고리즘이 이미지 분석에 적합한 기법인 점을 고려하여 1차원의 전력 분석파형을 2차원 데이터로 이미지화하여 처리하는 RP(Recurrence Plots) 신호 처리 기법을 적용하였다. 제안한 CNN 공격 모델을 XMEGA128 실험 보드에 블록 암호인 AES-128 암호 알고리즘을 구현하여 공격을 수행한 결과, 측정한 전력소비 파형을 전처리 과정없이 그대로 학습시킨 결과는 약 22.23%의 정확도로 비밀키를 복구해 냈지만, 전력 파형에 RP기법을 적용했을 경우에는 약 97.93%의 정확도로 키를 찾아낼 수 있었음을 확인하였다.

• 한국사이버테러정보전학회:학술대회논문집
• /
• 한국사이버테러정보전학회 2004년도 제1회 춘계학술발표대회
• /
• pp.59-64
• /
• 2004

본 논문에서는 SEED와 Triple-DES 알고리즘을 구현하는 통합 대칭키 암호칩을 설계하고 구현하였다. 시스템 설계 기술 언어인 VHDL(VHSIC Hardware Description Language)로 설계하였으며, 다양한 분야에 응용할 수 있도록 4가지 동작 모드를 지원한다. 자일링스(Xilinx)사의 Virtex-E XCV2000E BG560을 대상으로 설계하였으며 Xilinx Foundation Series 3.li을 이용하여 기능 시뮬레이션과 타이밍 시뮬레이션을 통해 FPGA 구현 시 데이터의 암호화 복호화 결과를 확인하였다.