• 전자공학회지
• /
• 제18권4호
• /
• pp.14-18
• /
• 1991

• 한국산학기술학회논문지
• /
• 제11권2호
• /
• pp.461-468
• /
• 2010

본 논문에서는 단일칩 마이크로컨트롤러를 이용하여 구현한 간단한 디지털 LCD 백라이트 인버터를 보고한다. 제안한 인버터는 냉음극형광램프(CCFL)의 점화전압을 감소시키고 전류스파이크를 제거함으로써 점화특성을 향상시켜 CCFL의 수명을 연장시킨다. 이것은 소프트스타팅 기법을 적용한 디지털 디밍제어 알고리즘을 단일칩 마이크로 컨트롤러에 구현함으로써 달성하였다. 인버터의 전력구조는 풀브리지 공진형 회로를 이용하였다. 간략한 해석 결과에 따른 설계 예를 제시하였고, 이에 근거하여 구현된 프로토타입의 실험결과는 이론적 해석과 설명이 정확하게 일치함을 보였다. 전체 시스템의 효율은 약 85%였으며, 디밍제어 동작 시에 CCFL의 점화는 전류스파이크가 없이 이루어졌고 점화전압은 기존의 구조에 비해 약 30% 정도 감소하였다.

• 전기전자학회논문지
• /
• 제25권3호
• /
• pp.517-527
• /
• 2021

본 논문에서는 단일칩 마이컴을 이용한 위상변위 방식 직류-직류 전력변환기를 제안한다. 제안한 전력변환기의 1차측은 위상변위 방식에 의하여 단극성 펄스폭변조(unipolar PWM)로 동작하는 풀브리지 전력구조이며, 2차측은 4개의 다이오드로 구성된 풀브리지 전파정류기이다. 제안한 전력변환기의 제어는 단일칩 마이컴에 의해 수행되고, 그 MOSFET 스위치들은 부트스트랩 회로에 의해 구동된다. 그래서 전력변환기의 전체 시스템은 간단하다. 제안한 전력변환기는 공진회로와 저지커패시터를 이용하여 고효율을 달성한다. 본 논문에서는 먼저, 제안한 전력변환기의 전력회로의 동작을 각 동작모드를 따라 설명한다. 그리고 제안한 전력변환기의 전력회로 설계방식을 보이고 제안한 전력변환기를 동작시키는 마이컴 상의 소프트웨어 제어 알고리즘과 피드백 및 스위치 구동 회로에 관하여 간략히 설명한다. 그 후, 본 논문에서 제시한 설계와 구현방식에 의하여 설계하고 제작된 시제품 전력변환기의 실험결과를 통하여 제안한 전력변환기의 동작 특성을 입증한다. 실험결과에서 약 92% 정도의 최고 효율을 얻었다.

• 전자공학회지
• /
• 제25권11호
• /
• pp.42-50
• /
• 1998

시스템을 단일 칩에 구현함에 따라서 반도체 칩은 수백만 게이트를 내장할 정도로 고집적화 되어가고 있다. 이러한 고집적도의 칩을 제장하는 데 소요되는 고가의 텍스트비용을 최소화하기 위해 설계의 각 단계 별로 다양한 테스트설계기술이 개발되고 있다. 합성 후 회로구조가 테스트에 용이하도록 하기 위하여 상위 및 논리 합성 단계에서 테스트기능을 추가하고 있다. 합성된 회로에 대하여는 스캔 테스트점 삽입, 및 BIST 등의 테스트설계 기술이 사용되고 있다. 본 논문에서는 VHDLDD등으로 기술되는 상위 기능정보와 상위 구조합성과정에서 고려되고 이는 다양한 데스트합성 기술을 소개하고자 한다.

• 한국생물정보학회:학술대회논문집
• /
• 한국생물정보시스템생물학회 2006년도 Principles and Practice of Microarray for Biomedical Researchers
• /
• pp.11-18
• /
• 2006

바이오칩의 대표 주자인 DNA 칩은 점차 분자생물학의 주요 도구로 인식되고 있다. 쓰임새 또한 다양해져 기초 생물학, 기능 유전체학 연구뿐만 아니라 임상 현장에서의 적용을 위한 연구가 활발히 진행되고 있다. 임상분야에서 최근 주목 받고 있는 분야가 DNA 칩을. 이용한 질병진단 및 예후 측정이다. 개별 환자 세포의 분자유전학적 상태는 DNA 칩의 유전체 프로파일링(genome-wide profiling)으로 상세히 파악될 수 있으므로, DNA 칩은 질병의 세부아형 진단, 약물에 대한 개인 민감도 측정, 정확한 예후 측정을 통한 환자의 세심한 관리 등 미래 의료의 핵심이라 할 수 있는 개인별 맞춤 치료(personalized medicare)를 가능하게 하는데 지대한 역할을 할 것으로 기대되고 있다. 특히 수많은 질병 중에서 현대인의 난치병으로 손꼽히는 암은 DNA 칩 분석의 주요 적용 대상이다. 암에 연관된 복잡한 메커니즘을 기존의 단일 표지자로 진단하는 데는 한계가 있기 때문에, DNA 칩을 이용해 질병의 특정 phenotype과 관련 있는 암의 특이 패턴을 전사체 수준에서 분석하여 새로운 형태의 분자유전학적 표지자(transcriptional molecular signature)를 발굴하는 것이다 본 발표에서는 이러한 연구에 쓰이는 DNA 칩 분석 방법들과 실제 위암 데이터에 적용한 사례에 대해 논의하고자 한다. 연세의대 암전이 연구센터의 17K cDNA 칩을 이용하였으며, 진단 및 예후 측정을 위한 여러 분석 방법을 수행하였다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 1999년도 하계학술대회 논문집 G
• /
• pp.2974-2976
• /
• 1999

본 논문에서는 단일패턴과 다중패턴 학습이 가능한 FNNs(Feedforward Neural Networks)을 하드웨어로 구현하는데 필요한 학습방안을 제안한다. 제안된 학습방안은 기존의 하드웨어 구현에 이용되는 방식과는 전혀 다른 방식이며, 오히려 기존의 소프트웨어 학습방식과 유사하다. 기존의 하드웨어 구현에서 사용되는 방법은 오프라인 학습이나 단일패턴 온 칩(on-chip) 학습방식인데 반해, 제안된 학습방식은 단일/다중패턴은 칩 학습방식으로 다층 FNNs 회로와 학습회로 사이에 스위칭 회로를 넣어 구현되었으며, FNNs의 학습회로는 선형 시냅스 회로와 선형 곱셈기 회로를 사용하여MEBP(Modified Error Back-Propagation) 학습규칙을 구현하였다. 제안된 방식은 기존의 CMOS 공정으로 구현되었고 HSPICE 회로 시뮬레이터로 그 동작을 검증하였다 구현된 FNNs은 어떤 학습패턴 쌍에 의해 유일하게 결정되는 출력 전압을 생성한다. 제안된 학습방안은 향후 학습 가능한 대용량 신경망의 구현에 매우 적합하리라 예상된다.

• 대한전자공학회논문지SD
• /
• 제44권2호
• /
• pp.61-71
• /
• 2007

프로세서 성능향상에 일반적으로 이용되어 오던 명령어 수준의 병렬성은 이제 그 한계를 드러내고 있다. 명령어 수준의 병렬성을 이용하는데 장애가 되는 요인 중에 하나는 분기문에 의한 제어 흐름의 변화이다. 단일 칩 멀티프로세서는 쓰레드 수준의 병렬성을 이용하는 프로세서이다. 그러나 다중 쓰레드를 고려하지 않고 작성된 프로그램을 수행하는 경우에는 단일 칩 멀티프로세서의 성능을 최대한 사용할 수 없는 단점이 있다. 이와 같은 두 가지 성능 저하 요인을 극복하기 위해 본 논문에서는 다중 경로 수행 기법을 단일 칩 멀티프로세서에 적용한 분기 동시 수행 기법을 제안한다. 제안된 방법에서는 유휴 중인 프로세서를 이용하여 조건 분기의 두 흐름을 모두 수행하게 한다. 이를 통하여 분기문에 의한 제어 흐름이 끊기는 것을 막고 유휴 시간을 줄여서 프로세서의 효율을 높일 수 있다. 시뮬레이션을 통하여 본 논문에서 제시한 분기 동시 수행의 효과를 분석한 결과 분기 동시 수행으로 약 20%의 유휴 시간이 감소하였고, 분기 예측 성공률은 최대 10% 향상 되었다. 전체적으로 일반적인 단일 칩 멀티프로세서에 비해 최대 39%의 성능 향상을 이루었고, 슈퍼스칼라 프로세서에 비해 최대 27%의 성능 향상을 이루었다.

• E2M - 전기 전자와 첨단 소재
• /
• 제10권10호
• /
• pp.1056-1062
• /
• 1997

• 한국인터넷방송통신학회논문지
• /
• 제17권2호
• /
• pp.233-237
• /
• 2017

저잡음 증폭기, 믹서, 로컬 증폭기와 온도보상회로를 포함하는 다채널 수신 블록이 단일 MMIC 칩으로 설계 및 제작되었다. 이 국내개발 MMIC 칩을 송수신 모듈내에 장착하고 제작하여 송수신 모듈의 잡음지수와 변환이득 등을 측정하였으며, 또한 상용 칩을 장착하여 제작한 송수신모듈의 측정 결과와 이를 비교하였다. 결과적으로 국내개발 MMIC 칩을 이용한 송수신모듈이 상용 MMIC 칩을 이용한 송수신 모듈보다 잡음지수 및 평탄도 등에서 국내 개발 칩이 더 변환이득 특성이 좋으며, 채널당 이득 차이는 각각 0.5dB과 1.5dB이고 위상 차이는 각각 1.06도와 3.93도로 비교적 국내 개발 칩이 우수한 특성을 보였다.

• 정보처리학회논문지A
• /
• 제12A권2호
• /
• pp.127-136
• /
• 2005

이 논문에서는 단일 칩 프로세서에서 제한된 공간의 레벨 1 캐시를 구성하고 있는 선인출 캐시 $L_P$와 요구인출 캐시 $L_1$의 합이 일정한 때, $L_1$와 $L_P$의 크기의 적정한 비율을 실험을 통하여 분석하였다. 실험 결과, $L_1$와 $L_P$의 합이 16KB일 경우에는 $L_1$을 12KB, $L_P$를 4KB로 구성하고 $L_P$의 선인출 기법과 캐시교체정책은 각각 OBL과 FEO을 적용시키는 레벨 1 캐시 구조가 가장 성능이 우수함을 보였다. 또한 이 분석은 $L_1$와 $L_P$의 합이 32KB 이상인 경우에는 $L_P$의 선인출 기법으로는 동적필터 기법을 사용하는 것이 유리함을 보였고 32KB의 공간이 가용한 경우에는 $L_1$을 28KB, $L_P$를 4KB로, 64KB가 가용한 경우에는 $L_1$을 48KB, $L_P$를 16KB로 레벨 1 캐시를 분할하는 것이 가장 좋은 성능을 발휘함을 보였다.