• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.41 no.2
• /
• pp.1-8
• /
• 2004

This paper describes the design of monolithic optical transceiver circuitry being used as a part of the fiber optic modules. It has been designed in 0.6 ${\mu}{\textrm}{m}$ 2-poly 3 metal silicon CMOS analog technology and operates at 155.52 Mbps(STM-1) data rates. It drives laser diode to transmit intensity modulated optical signal according to 155.52 Mbps electrical data from system. Also, it receives 155.52 Mbps optical data that transmitted from other systems and converts it to electrical data using photo diode and amplifier. To avoid noise and interference between transmitter and receiver on one chip, layout techniques such as special placement, power supply separation, guard ring, and protection wall were used in the design. The die area is 4 ${\times}$ 4 $\textrm{mm}^2$ and the estimated power dissipation is less than 900 ㎽ with a single 5 V supply.

• The Magazine of the IEIE
• /
• v.25 no.11
• /
• pp.42-50
• /
• 1998

시스템을 단일 칩에 구현함에 따라서 반도체 칩은 수백만 게이트를 내장할 정도로 고집적화 되어가고 있다. 이러한 고집적도의 칩을 제장하는 데 소요되는 고가의 텍스트비용을 최소화하기 위해 설계의 각 단계 별로 다양한 테스트설계기술이 개발되고 있다. 합성 후 회로구조가 테스트에 용이하도록 하기 위하여 상위 및 논리 합성 단계에서 테스트기능을 추가하고 있다. 합성된 회로에 대하여는 스캔 테스트점 삽입, 및 BIST 등의 테스트설계 기술이 사용되고 있다. 본 논문에서는 VHDLDD등으로 기술되는 상위 기능정보와 상위 구조합성과정에서 고려되고 이는 다양한 데스트합성 기술을 소개하고자 한다.

• Journal of the Korea Institute of Information Security & Cryptology
• /
• v.10 no.1
• /
• pp.89-97
• /
• 2000

공개키 암호 시스템 중에서 가장 널리 사용되는 RSA 암호 시스템은 키의 분배와 권리가 용이하고, 디지털 서명이 가능한 장점이 있으나, 암호화와 복호화 과정에서 512 비트 이상의 큰 수에 대한 멱승과 모듈라 감소 연산이 요구되기 때문에 처리 속도의 지연이 큰 문제가 되므로 모듈라 멱승 연산의 고속 처리가 필수적이다. 따라서 본 논문에서는 몫을 추정하여 중간 곱의 크기를 제한하는 interleaved 모듈라 곱셈 기법을 이용하여 모듈라 멱승 연산을 수행하는 고속 RSA 암호 칩을 VHDL을 이용하여 모델링하고 Faraday FG7000A 라이브러리를 이용하여 합성하고 타이밍 검증하여 단일 칩 IC로 구현하였다. 구현된 암호 칩은 75,000 게이트 수준으로 합성되었으며, 동작 주파수는 50MHz이고 1회의 RSA 연산을 수행하는데 소요되는 전체 클럭 사이클은 0.25M이며 512비트 당 처리 속도는 102.4Kbit/s였다.

• Proceedings of the Korean Information Science Society Conference
• /
• 2008.06b
• /
• pp.405-410
• /
• 2008

성능 / 에너지를 강조하는 현재의 멀티코어 추세에서 임베디드 시스템에 사용되는 대부분의 프로세서들은 단일 프로세서와 메모리를 버스 형태로 연결하여 구현하였다. 하지만 칩 내부의 프로세서 코어 수가 증가 하게 되면, 기존 버스 형태의 구조는 제한된 대역폭으로 인하여 확장성이 제약된다. 본 논문에서는 멀티코어 프로세서에서 사용 가능한 기존 연결 망 구조들을 분석하고, 기존 계층적 링 구조에서의 지연 시간 문제를 극복하여 성능을 개선할 수 있는 새로운 이중 광역 계층 링 구조를 제안한다.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2019.10a
• /
• pp.201-203
• /
• 2019

5G 시스템은 혁신적인 발전을 거듭하며 강력해진 기술 표준을 근간으로 초광대역 이동형 데이터 서비스, 대규모 사물통신 서비스 등을 제공하고 있다. 본 논문에서는 SW를 기반으로 한 5G의 기술 개발 방법론을 제안한다. 또, 실제 환경에서 차세대 모바일 네트워크의 성능 분석이 가능한 SW 기반의 시스템 레벨 테스트베드 및 모니터링 프로그램을 OAI(Openairinterface) 5G 연구 단체의 오픈소스를 이용하여 구현한다. 기존 하드웨어 위주의 단일 칩 시스템(SoC)을 이용한 구현은 손상되기가 쉽고 유지보수가 힘들다는 단점이 있다. 하지만 기존 하드웨어 칩을 소프트웨어 기반인 소스코드로 구현하면 유지 보수가 용이하다는 장점뿐만 아니라 하드웨어가 변경되더라도 다른 하드웨어에 호환되는 이식성 때문에 생산성이 높아지며 비용 절감의 효과도 기대할 수 있다.

• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 2014.10a
• /
• pp.953-955
• /
• 2014

최근 차량 충돌 방지를 위한 다양한 기술이 상용화되고 있다. FMCW 기반의 레이더 시스템은 구현의 용이성으로 많은 상용차에서 전면 충돌 방지 시스템에 적용되고 있다. 측면 충돌 방지를 위한 BSD(Blind Spot Detection)와 차선변경 보조 시스템(LCA, Lane Change Assistant system)에서는 전방 레이더보다 인식거리가 줄어들고 갱신율이 낮아지므로 고속 FFT 등을 수행하는 신호처리부를 저가격으로 설계가 가능할 것이다. 본 연구에서는 TI사의 MCU인 F28335를 사용하여 근거리를 인식하는 신호처리부를 설계하였다. 이 MCU는 16채널 12bit ADC와 68KB RAM 및 512KB 플래시 메모리를 내장하고, 150MHz 부동소수점 연산을 지원하여 단일 칩으로 신호처리부의 구현이 가능하다. 구현된 시스템은 20m내외의 거리에 있는 장애물에 대하여 10Hz로 갱신이 가능하여 BSD를 위한 기본 기능이 확인되었다. 이러한 구현은 이전의 고가의 DSP나 FPGA를 사용하지 않고 15$이내의 단일 MCU와 간단한 아날로그 회로로 설계되어 저가격의 시스템으로 상용화가 가능할 것이다.

• The Magazine of the IEIE
• /
• v.25 no.5
• /
• pp.71-78
• /
• 1998

디지털 TV 방송을 수신하기 위한 디지털 TV 수신기의 핵심 부품을 5개의 IC로 개발하였다. 5개의 칩 세트는 VSB로 변조된 신호를 수신하기 위한 2개의 채널 디코더 IC와 3개의 비디오 신호처리 IC로 구성되어 있다. VSB 수신용 IC는 Syne 및 Timing 복구와 채널 등화 기능을 수행하는 SyncEq와 전송시의 오류를 정정하는 VSB 채널 디코더로 구성되며, 비디오 신호 처리부는 MPEG2 다중화 방식의 Transport Stream을 디코딩하기 위한 역다중화용 IC와 MPEG2 비디오 압축/신장 규격의 MP@HL의 비트스트림을 디코딩하기 위한 비디오 디코더 및 18가지 비디오 포맷을 단일한 출력 포멧으로 변환하여 주며 OSD 등 디스플레이 기능을 위한 비디오 디스플레이 처리용 IC로 구성되어 있다. 이 칩 세트는 VHDL로 설계되었으며 RTL 시뮬레이션과 하드웨어 Emulator로 시스템 레벨에서 검증되었고 0.6u, TLM, CMOS 공정을 이용하여 제작되었다.

• Journal of the Korea Academia-Industrial cooperation Society
• /
• v.11 no.2
• /
• pp.461-468
• /
• 2010

This paper presents a simple digital LCD backlight inverter using a single-chip microcontroller. The proposed inverter reduces the ignition voltage and eliminates the current spikes and hence improves the ignition behavior of the cold cathode fluorescent lamp(CCFL). Thus it increases the CCFL's life span. This is achieved by implementing a digital dimming control algorithm, that contains the soft-starting algorithm, all on a single-chip microcontroller. The inverter utilizes the full-bridge resonant circuit topology. The design example along with a simple analysis for the inverter is shown, and the experimental results of the designed prototype results in close agreement with the theoretical analysis and explanation. The overall system's power efficiency is approximately 85%. Compared with conventional inverters, the ignition voltage is reduced by around 30% without any lamp current spike occurring during the dimming control operation.

• Journal of IKEEE
• /
• v.25 no.3
• /
• pp.517-527
• /
• 2021

This paper presents the phase-shift full-bridge DC-DC converter using the one-chip micom. The proposed converter primary is the full-bridge power topology that operates with the unipolar pulse-width modulation (PWM) by the phase-shift method, and the secondary is the full-bridge full-wave rectifier composed of four diodes. The control of proposed converter is performed by the one-chip micom and its MOSFET switches are driven by the bootstrap circuit. Thus the total system of proposed converter is simple. The proposed converter achieves high-efficiency using the resonant circuit and blocking capacitor. In this paper, first, the power-circuit operation of proposed converter is explained according to each operation mode. And the power-circuit design method of proposed converter is shown, and the software control algorithm on the micom and the feedback and switch drive circuits operating the proposed converter are described, briefly. Then, the operation characteristics of proposed converter are validated through the experimental results of a designed and implemented prototype converter by the shown design and implementation method in this paper. The highest efficiency in the results was about 92%.

• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 2010.05a
• /
• pp.258-261
• /
• 2010

The existing underwater acoustic communications modem is developing based on commercial products, so it is possible on functionality and performance of under water acoustic communications modem implementation. But the production of development system is required to single platform system implementation at the system' s size and cost. So this thesis designs and implements the signal processing module as an important role to single hardware platform production of underwater acoustic communication modem by using TigerSHARC DSP chip.