• Annual Conference on Human and Language Technology
• /
• 2017.10a
• /
• pp.324-326
• /
• 2017

개체명 인식은 입력 문장에서 인명, 지명, 기관명, 날짜, 시간 등과 같은 고유한 의미를 갖는 단어 열을 찾아 범주를 부착하는 기술이다. 기존의 연구에서는 단어 단위나 음절 단위를 입력으로 사용하였다. 하지만 단어 단위의 경우 미등록어 처리가 어려우며 음절 단위의 경우 단어 고유의 의미가 희석되는 문제가 발생한다. 이러한 문제들을 해결하기 위해 본 논문에서는 형태소 단위 개체명 인식기와 음절 단위 개체명 인식기를 앙상블하여 보정된 결과를 예측하는 개체명 인식기를 제안한다. 제안된 모델은 각각의 단일 입력 모델보다 향상된 F1-점수(0.8049)를 보였다.

• Proceedings of the Korean Information Science Society Conference
• /
• 2010.06a
• /
• pp.287-292
• /
• 2010

컴퓨터의 성능을 향상하기 위해 주로 프로세서의 성능을 놓여 왔으나 발열 및 집적도 등의 문제로 인하여 한계를 가지게 되었고, 이를 해결하기 위하여 멀티 판로세서와 멀티 코어 시스템이 등장하였다. 이러한 시스템은 두 개 이상의 처리기를 사용하여 단일 처리기 시스템보다 놓은 성능을 갖으며 비교적 낮은 전력을 소모하기 때문에 점차 사용이 증가하고 있다. 운영체제도 이러한 다중 처리기 시스템을 위한 기능이 추가 되어 효율적으로 사용하여 성능을 놓이기 위해 변화하고 있다. 부하 분산 알고리즘 역시 예전의 스케줄러에는 들어있지 않는 기법이었으나 멀티 프로세서가 등장한 이후로 추가 되었다. 본 논문에서는 이 전 방식의 부하 분산 알고리즘에 유동적인 기준점을 추가하여 성능을 개선하고자 한다.

• The Journal of Korean Institute of Communications and Information Sciences
• /
• v.15 no.7
• /
• pp.628-637
• /
• 1990

In this paper we present on architecture for a high sppeed CMOS multiplier which can be used for real-time digital signal processing. And a synthesis method for designing highly parallel algorithms in VLSI is presented. A parallel multiplier design based on the modified Booth's algorithms and Ling's algorthm. This paper addresses the design of multiplier capable of accpting data in 2's complement notation and coefficients in 2's complement notation. Multiplier consists of an interative array of sequential cells, and are well suited to VLSI implementation as a results of their modularity and regularity. Booth's decoders can be fully tested using a relatively small number af test vector.

• Journal of the Korea Institute of Information and Communication Engineering
• /
• v.26 no.11
• /
• pp.1713-1719
• /
• 2022

As the noise canceler with a small processing delay increases the sampling frequency, a better-quality output can be obtained. For a single buffer, processing delay occurs because it is impossible to write new data while the processor is processing the data. When synthesizing with anti-noise and output signal, this processing delay creates additional buffering overhead to match the phase. In this paper, we propose an accelerator structure that minimizes processing delay and increases processing speed by alternately performing read and write operations using the Symmetric Even-Odd-buffer. In addition, we compare the structural differences between the two methods of noise cancellation (Fast Fourier Transform noise cancellation and adaptive Least Mean Square algorithm). As a result, using an Symmetric Even-Odd-buffer the processing delay was reduced by 29.2% compared to a single buffer. The proposed Symmetric Even-Odd-buffer structure has the advantage that it can be applied to various canceling algorithms.

• The Journal of Korean Institute of Electromagnetic Engineering and Science
• /
• v.21 no.2
• /
• pp.164-169
• /
• 2010

Since the range and Doppler resolution of the synthetic aperture radar(SAR) image becomes very high, the target detection accuracy can be significantly increased, but the computational burden is also increased. The conventional single-cell based CFAR detector performs the target detection on every single cell basis, thus it causes the serious increment of the computational load. In this paper, the improved two-step MCA-CFAR detector is proposed for the improvement of the target detection as well as the reduction of computational load: the first step is to use the MCA-CFAR, and the second step is to use the single-cell based CFAR detection in the expected target area for final decision. The performance of the proposed algorithm is compared with the conventional single-cell based CFAR and MCA-CFAR on SAR images.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2000.10a
• /
• pp.43-46
• /
• 2000

최근에는 기업에서 처리되는 업무 형태가 그 절차도 더욱 많아지고 절차 간 흐름도 복잡해지고 있다. 여러 기업들이 관여되는, 이른바 대규모화되어 가고 있다. 워크플로우 시스템은 업무를 이루고 있는 단위 업무 처리에 적합하도록 객체 단위로 설계되어 있다. 적용 분야와 경우에 따라서는 이러한 생성되어 수행중인 객체들이 수만에서 수백만개가 여러 기업에 분산되어 존재하기도 한다. 따라서 기존의 단일서버-클라이언트 형태의 관리 도구로는 이러한 대규모 시스템을 지원하기에는 서버구조가 매우 비효율적이고, 서비스에도 많은 문제점을 안고 있다. 본 논문에서는 기업의 관리 모듈을 규모에 따라 워크플로우 엔진에 의존적으로 분산된 형태로 데이터와 기능들을 분산 배치시키고 메인 관리기에서 통합하여 관리함으로써 운용 서버의 부하를 줄이고, 가용성을 높일 수 있는 방안들을 추출하여 설계하고 구현하였다.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2004.05a
• /
• pp.519-522
• /
• 2004

자바는 현재 가장 널리 사용되는 범용 프로그래밍 언어중 하나로 컴파일러에 의해 중간언어인 바이트코드로 변환되며 JVM(Java Virtual Machine)에 의해 실행되는 플랫폼 독립적인 언어이다. SIL(Standard Intermediate Language)은 Microsoft사의 .NET 언어와 SUN사의 Java 언어 등을 모두 수용할 수 있는 임베디드 시스템을 위한 중간언어로 가상기계인 EVM(Embedded Virtual Machine)에서 실행된다. 본 논문에서는 자바 프로그램을 컴파일하여 생성된 클래스 파일에서 Oolong 코드를 추출하고 추출된 Oolong 코드를 EVM의 SIL 코드로 변환하여 자바로 구현된 프로그램이 EVM에서 실행되도록 하는 Bytecode-to-SIL 번역기 시스템을 구현하였다. 그리고 본 번역기 시스템을 다른 플랫폼에 용이하게 설치하기 위한 재목적성(retargetability)을 위해 단일패스(one-pass)을 사용하는 기존의 번역기들과 달리 AST를 이용한 컴파일러 기법을 사용하여 AST가 가지고 있는 정보에 대해 최적화 작업을 수행하여 보다 효과적인 코드 변환을 할 수 있도록 설계하였다.

• The Journal of the Acoustical Society of Korea
• /
• v.19 no.8
• /
• pp.35-46
• /
• 2000

In this paper, we propose a subband acoustic echo canceller using the weighted Overlap-add adaptive filter bank to prevent the decrease of convergence speed in full-band US processing, and make it possible to realize the adaptive filter in block-parallel processing, this paper introduces the weighted overlap-add technique for subband echo canceller. Moreover, we propose a new double-talk detector which employs dedicated filter in addition to the energy comparison method simultaneously. The computer simulation results show that the performance of the proposed subband adaptive echo canceller double-talk detection

• The Journal of Korean Institute of Communications and Information Sciences
• /
• v.37 no.8A
• /
• pp.712-719
• /
• 2012

This paper presents Single-bit Third order Delta-Sigma Modulator, which can be applied to the Low speed High resolution ADC in Audio signal Process System. Whereas the Operational Amplifier in modulator consumed static power dissipation in operating, this modulator used Switching on/off techniques, which makes the Power dissipation of the modulator reduced. Also proposed modulator minimizes frequency characteristic variation by optimizing switch position. And this modulator chooses Single-bit type to guarantee stability. The designed ADC went through 0.35um CMOS n-well 1-poly 4-metal process to be a final product, and the final product has shown 17.1mW of power dissipation with 3.3V of Supply Voltage, 6.4MHz of conversion rate. And 84.3dB SNDR and 13.5bit ENOB with 20KHz of input frequency.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2012.04a
• /
• pp.14-16
• /
• 2012

본 논문은 단일 추적모듈과 무선 센서 네트워크를 이용한 내장형 태양광 추적시스템을 제안한다. 내장형 태양광 추적시스템은 조도 변화에 따라 단일 추적모듈로부터 도출된 회전값을 무선 센서 네트워크로 발전모듈에게 전달하여 태양전지를 동일하게 회전시키는 시스템이다. 추적모듈은 조도측정부의 양단 간 조도 값을 비교하여 회전값을 도출하고 항상 태양광과 프레임이 수직이 되도록 유지한다. 발전모듈은 전달받은 회전값을 적용하여 추적모듈과 동일한 방향으로 유지함으로 발전량을 최대화한다. 테스트베드를 개발하여 추적 실험을 통해 제안된 시스템의 타당성을 검증하였다.