• Proceedings of the Korean Vacuum Society Conference
• /
• 2014.02a
• /
• pp.487.1-487.1
• /
• 2014

현재 전 세계 태양광 시장의 주류를 이루는 단결정 실리콘 태양전지의 효율적 한계를 뛰어넘기 위하여 여러 가지 기술적 구조적 시도들이 이루어지고 있다. 그 중 기존의 피라미드 형태의 텍스쳐링 표면 대신 나노와이어 형상을 가지는 태양전지 개발이 주목을 받고 있다. 실리콘 웨이퍼 표면에 나노와이어가 수직 배열되어 있거나 텍스쳐링 표면에 나노와이어 형상이 있을 경우 SiNx가 증착된 피라미드 텍스쳐링 표면보다 반사도가 월등히 낮아져 light trapping을 기대할 수 있어 태양전지 개발에 응용하기 위한 나노와이어 형상 최적화에 본 연구의 목적이 있다. 실리콘 나노와이어 합성법에는 여러가지 방법들이 있으나 본 연구에서는 비교적 짧은 시간과 상온에서 공정이 이루어지는 무전해 식각법을 이용하여 실리콘 나노와이어를 합성하였다. 무전해 식각법은 은 이온과 실리콘 사이에서 일어나는 산화-환원 반응이 나노와이어 합성의 주요 기전이기 때문에 균일한 나노와이어를 형성하기 위하여 균일한 은 박막 형성과 적절한 반응시간이 요구된다. 본 연구에서는 반응시간을 조절하여 나노와이어의 길이 변화와 반사도의 변화를 FE-SEM과 UV-Vis-NIR spectroscopy를 통하여 관찰하였고 그 결과 나노와이어가 실리콘 웨이퍼 표면에 수직 배열되어 있는 형태와 텍스쳐링 표면에 나노와이어 형상이 있는 경우 SiNx가 증착된 피라미드 텍스쳐링 표면에 비해 월등히 향상된 반사율을 얻을 수 있었다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2010.02a
• /
• pp.286-286
• /
• 2010

최근에 환경 오염과 화석 에너지의 고갈 문제를 해결하기 위하여 태양광을 전기 에너지로 변환하는 태양전지 연구에서 가장 이슈가 되는 부분은 저가격화와 고효율이다. 상용화 되어 있는 대부분의 태양전지는 단결정 실리콘 웨이퍼와 다결정 실리콘 웨이퍼를 사용한다. 실리콘 웨이퍼의 원자재 가격을 낮추는 방법에는 한계가 있기 때문에 태양전지 제작 공정에서 공정 단가를 낮추는 방법이 많이 연구되고 있고, 실리콘 웨이퍼가 가지는 재료의 특성상 화합물을 이용한 태양전지 보다 낮은 효율을 가질 수밖에 없기 때문에 반도체 소자 공정을 응용하여 실리콘 웨이퍼 기판에서 고효율을 얻는 방법으로 연구가 진행 되고 있다. 본 연구에서는 마이크로 블라스터를 이용하여 태양전지 cell 상부에 AG(anti-glare)를 가지는 유리 기판을 형성하여 낮은 단가로 태양전지 cell의 효율을 향상시키기 위한 연구를 진행 하였다. 태양전지 cell 상부에 AG를 가지는 유리 기판을 형성하게 되면 태양의 위도가 낮아 표면에서 대부분 반사되는 태양광을 태양전지 cell에서 광기전력효과가 일어나게 하여 효율을 향상시킨다. 이때 사용한 micro blaster 공정은 고속의 입자가 재료를 타격할 때 입자의 아래에는 고압축응력이 발생하게 되고, 이 고압 축응력에 의하여 소성변형과 탄성변형이 발생된다. 이러한 변형이 발전되어 재료의 파괴 초기값보다 크게 되면 크랙이 발생되고, 점점 더 발전하게 되면 재료의 제거가 일어나는 단계로 이루어지는 기계적 건식 식각 공정 기술이라 할 수 있다. 먼저 유리 기판에 마이크로 블라스터 장비를 이용하여 AG를 형성한다. AG는 $Al_2O_3$ 파우더의 입자 크기, 분사 압력, 노즐과 기판과의 간격, 반복 횟수, 노즐 이동 속도 등의 공정 조건에 따른 유리 기판 표면에서의 광학적 특성 및 구조적 특성에 관하여 분석하였다. 일반적인 태양전지 cell 제작 공정에 따라 cell을 제작 한후 AG 유리 기판을 상부에 형성시키고 솔라시뮬레이터를 이용하여 효율을 측정하였다. 이때 솔라시뮬레이터의 광원이 고정되어 있기 때문에 태양전지 cell에 기울기를 주어 태양의 위도 변화에 대해 간접적으로 측정하였다. AG 유리 기판이 태양전지 cell 상부에 형성 되었을 때와 없을 때를 각각 비교하여 AG 유리 기판이 형성된 태양전지 cell에서의 효율 향상을 확인하였다.

• Journal of Power System Engineering
• /
• v.5 no.4
• /
• pp.11-17
• /
• 2001

Micronization of sensor is a trend of the silicon sensor development with regard to a piezoresistive silicon pressure sensor, the size of the pressure sensor diaphragm have become smaller year by year, and a microaccelerometer with a size less than $200{\sim}300{\mu}m$ has been realized, In this paper, we study some of the bonding processes of SCS(single crystal silicon) insulator wafer for the microaccelerometer. and their subsequent processes which might affect thermal loads. The finite element method(FEM) has been a standard numerical modeling technique extensively utilized in micro structural engineering discipline for design of SCS insulator wafers. Successful temperature distribution analysis and design of the SCS insulator wafers based on the tunneling current concept using microaccelerometer depend on the knowledge about normal mechanical properties of the SCS and $SiO_2$ layer and their control through manufacturing processes.

• Journal of Sensor Science and Technology
• /
• v.9 no.1
• /
• pp.70-75
• /
• 2000

The recycled single crystal silicon wafers have been fabricated into solar cells. It can be a solution for the high cost in materials for solar cells and recycling of materials. So, p-type (100) single crystal silicon wafers with high resistivity of $10-14\;{\Omega}cm$ and the thickness of $650\;{\mu}m$ were used for the fabrication of solar cells. Optimistic conditions of formation of back surface field, surface texturing and anti-reflection coating were studied for getting high efficiency. In addition, thickness variation of solar cell was also studied for increase of efficiency. As a result, the solar cell with efficiency of 10% with a curve fill factor of 0.53 was fabricated with the wafers which have the area of $4\;cm^2$ and thickness of $300\;{\mu}m$. According to above results, recycling possibility of wasted wafers to single crystal silicon solar cells was confirmed.

• Journal of the Microelectronics and Packaging Society
• /
• v.10 no.3
• /
• pp.57-65
• /
• 2003

In this study, we carry out reliability tests and investigate the failure mechanisms of the anodically bonded wafer level vacuum packaging (WLVP) MEMS gyroscope sensor. There are three failure mechanisms of WLVP: leakage, permeation and out-gassing. The leakage is caused by small dimension of the leak channel through the bonding interface and internal defects. The larger bonding width and the use of single crystalline silicon can reduce the leak rate. Silicon and glass wafer itself generates a large amount of outgassing including $H_2O$, $C_3H_5$, $CO_2$, and organic gases. Epi-poly wafer generates 10 times larger amount of outgassing than SOI wafer. The sandblasting process in the glass increases outgassing substantially. Outgassing can be minimized by pre-baking of the wafer in the vacuum oven before bonding process. An optimum pre-baking temperature of the wafers would be between $400^{\circ}C$ and $500^{\circ}C$.

• The Magazine of the IEIE
• /
• v.37 no.8
• /
• pp.31-40
• /
• 2010

1947년 트랜지스터의 발명을 시작으로 사이리스터, MOSFET 및 IGBT 등의 전력반도체 소자가 개발되면서 산업, 가전 및 통신 등의 다양한 분야에서 실리콘 기반의 전력반도체 소자가 활용되고 있다. 개발 당시에는 10A/수백V 정도의 전류통전능력 및 전압저지능력을 가지고 있었지만, 현재에는 8000A/12kV급의 대용량 소자까지 생산되고 있다. 이러한 전력반도제 소자는 다양한 응용분야에 서 높은 전압 저지능력, 큰 전류 통전 능력 및 빠른 스위칭 특성을 요구하고 있다. 특히 최근의 전력변환장치들은 고온동작특성 및 고효율화에 대한 요구가 더욱 강조되고 있다. 일반적인 실리콘 전력반도체소자는 물질적인 특성한계로 고온에 서의 동작 시 소자 특성이 떨어지는 특징을 보이고 있어 고온 환경에 적합한 전력반도체 소자의 필요성이 증가되어 실리콘에 비해 밴드�b이 넓은 SiC 및 GaN 등의 wide bandgap 반도체 물질의 연구가 활발히 진행되고 있다. 특히 SiC는 단결정 성장을 통한 웨이퍼화가 용이하고 소자 제작공정이 기존 실리콘공정과 유사하여 많은 연구가 진행되었으며 일부 소자에서 상용화가 진행되었다. 본고에서는 현재 활발히 진행되고 있는 탄화규소 전력반도체소자의 기술동향에 대해 소개하고자 한다.

• Journal of the Korean Society for Precision Engineering
• /
• v.21 no.10
• /
• pp.26-33
• /
• 2004

Ultra precision grinding technology has been developed from the refinement of the abrasive, the development of high stiffness equipment and grinding skill. The conventional wafering process which consists of lapping, etching, 1 st, 2nd and 3rd polishing has been changed to the new process which consists of precision surface grinding, final polishing and post cleaning. Especially, the ultra precision grinding of wafer improves the flatness of wafer and the efficiency of production. Furthermore, it has been not only used in bare wafer grinding, but also applied to wafer back grinding and SOI wafer grinding. This paper focuses on the flatness of the ground wafer. Generally, the ground wafer has concave pronto because of the difference of wheel path density, grinding temperature and elastic deformation of the equipment. Wafer tilting is applied to avoid non-uniform material removal. Through the geometric analysis of wafer grinding process, the profile of the ground wafer is predicted by the development of profile simulator.

• Proceedings of the Korean Society of Precision Engineering Conference
• /
• 2003.06a
• /
• pp.98-101
• /
• 2003

As the ultra precision grinding can be applied to wafering process by the refinement of the abrasive. the development of high stiffness equipment and grinding skill, the conventional wafering process which consists of lapping, etching, 1st, 2nd and 3rd polishing could be exchanged to the new process which consists of precision surface grinding, final polishing and post cleaning. Especially, the ultra precision grinding of wafer improves the flatness of wafer and the efficiency of production. Futhermore, it has been not only used in bare wafer grinding, but also applied to wafer back grinding and SOI wafer grinding. This paper focused on the flatness of the ground wafer. Generally, the ground wafer has concave profile because of the difference of wheel path density, grinding temperature and elastic deformation of the equiptment. Tilting mathod is applied to avoid such non-uniform material removes. So, in this paper, the geometric analysis on grinding process is carried out, and then, we can predict the profile of th ground wafer by using profile simulation.

• Journal of the Semiconductor & Display Technology
• /
• v.2 no.4
• /
• pp.37-40
• /
• 2003

We have studied micro-machining technologies to fabricate parts and sensors used in the semiconductor equipment. The studies were based on the silicon integrated circuit processes, and composed of the anisotropic etching of single crystal silicon to fabricate a membrane structure for hot and cold junctions in the infrared absorber. KOH and TMAH were used as etching solutions for the anisotropic wet etching for membrane structure formation. The etching characteristic was observed for the each solution, and etching rate was measured depending upon the temperature and concentration of the etching solution. The different characteristics were observed according to pattern directions and etchant concentration. The pattern was made to incline $45^{\circ}$ on the primary flat, and optimum etching property was obtained in the case of 30 wt% and $90^{\circ}C$ of KOH etching solution for the formation of the membrane structure.

• Proceedings of the KIEE Conference
• /
• 2002.07b
• /
• pp.761-763
• /
• 2002

실리콘 웨이퍼 성장에 유리한 수평자장형 마그네트에는 saddle type, cylinder type 등 여러 가지 종류가 있다. 이러한 종류의 마그네트를 사양을 바꿔가며 균일도, 중심자장, 권선에 사용되는 선재량 등을 비교하였다. 해석 tool은 'opera-3d'을 사용하였으며, 기본적인 사양은 실제 System에서 요구되는 수치를 토대로 결정하였다. 본 연구를 토대로 12inch 단결정 성장을 위한 마그네트 종류와 사양 그리고 Cryostat의 기본적인 크기와 두께를 결정하게 되었다.