• Proceedings of the Korean Institute of Intelligent Systems Conference
• /
• 1997.11a
• /
• pp.220-223
• /
• 1997

다치 논리는 2치 논리에 비하여 동일 정보량을 처리하는데, 고속 처리가 가능하고, 정보의 기억 밀도가 크며, 논리 회로 실현시 입.출력 단자수가 감소하는 등의 장점을 가지고 있다. 본 논문에서는 이러한 다치 논리가 가지는 장점을 이용하여, 영상 처리시 필요한 농도를 2치가 아닌 다치로 농도표현을 하고자 한다.

• NEWSLETTER 전기공업
• /
• no.97-19 s.188
• /
• pp.32-43
• /
• 1997

• The KIPS Transactions:PartA
• /
• v.9A no.3
• /
• pp.271-280
• /
• 2002

In this paper, the input-output interconnection method of the multiple-valued signal processing circuit using Perfect Shuffle technique and Kronecker product is discussed. Using this method, the circuit design method of the multiple-valued Reed-Muller Expansions (MRME) which can process the multiple-valued signal easily on finite fields GF$(p^m)$ is presented. The proposed input-output interconnection methods show that the matrix transform is an efficient and the structures are modular. The circuits of multiple-valued signal processing of MRME on GF$(p^m)$ design the basic cells to implement the transform and inverse transform matrix of MRME by using two basic gates on GF(3) and interconnect these cells by the input-output interconnection technique of the multiple-valued signal processing circuits. The proposed multiple-valued signal processing circuits that are simple and regular for wire routing and possess the properties of concurrency and modularity are suitable for VLSI.

• Proceedings of the IEEK Conference
• /
• 1998.06a
• /
• pp.546-549
• /
• 1998

다치결정도 (multiple-valued decision diagram : MDD) 와 순서화된 다치결정도 (ordered MDD:OMDD)는 다치논리함수의 표현에 폭넓게 사용된다. p치 n변수인 경우 p/sup (n-1)/으로 증가하는 노드의 수는 ROMDD(reduced OMDD)를 사용하여 현저하게 감소시킬 수 있다. 그러나 다치와 다변수의 경우에는 더욱 많은 공정을 수반하게 된다. 이러한 단점을 보완하기 위해 honghai jiang이 제안한 2치시스템에서의 input implict/output explicit 관계를 갖는 OVAG(output value array graph)를 사용하여 다치논리함수를 표현한다. 그리고 MDD 표현이 어려운 상황에서 MOVAG(multi OVAG)를 사용하여 보다 쉽게 출력값을 배열하는 그래프를 이끌어 낼 수 있다. 본 논문에서는 MOVAG의 구성방법과 회로에서 MOVAG로으 변환에 대한 알고리듬을 제안하였고, 알고리듬에 의한 결과를 MDD와 비교하여 노드수 감소에 따르는 처리속도가 개선됨을 검증하였다.

• Proceedings of the Korea Society for Industrial Systems Conference
• /
• 1999.05a
• /
• pp.75-79
• /
• 1999

다치결정도(Multiple-valued Decision Diagram : MDD)와 순서화된 다치결정도(Ordered MDD : OMDD)는 다치논리함수의 표현에 폭넓게 사용된다. p치 n변수 인 경우 p$^{(n-1)}$ 으로 증가하는 노드의 수는 ROMDD(Reduced OMDD)를 사용하여 현저하게 감소시킬 수 있다. 그러나 다치와 다변수의 경우에는 더욱 많은 공정을 수반하게 된다. 이러한 단점을 보완하기 위해 Honghai Jiang이 제안한 2치시스템에서의 input implict/output explicit 관계를 갖는 OVAG(Output Value Array Graph)를 사용하여 다치논리함수를 표현한다. 고리고 MDD 표현이 어려운 상황에서 MOVAG(Multi OVAG)를 사용하여 보다 쉽게 출력값을 배열하는 그래프를 이끌어 낼 수 있다. 본 논문에서는 MOVAG의 구성방법과 회로에서 MOVAG로의 변환에 대한 알고리즘을 제안하였고, 알고리즘에 의한 결과를 MDD와 비교하여 노드수 감소에 따르는 처리속도가 개선됨 을 검증하였다.

• Journal of IKEEE
• /
• v.3 no.2 s.5
• /
• pp.295-304
• /
• 1999

This paper presents a method of constructing the Multiple-Valued Logic Systems(MVLS) over Finite Fields(FF) using by Decision Diagram(DD) that is based on Graph Theory. The proposed method is as following. First, we derivate the Ordered Multiple-Valued Logic Decision Diagram(OMVLDD) based on the multiple-valued Shannon's expansion theorem and we execute function decomposition using by sub-graph. Next, we propose the variable selecting algorithm and simplification algorithm after apply the each isomorphism and reodering vertex. Also we propose MVLS design method.

• Journal of the Korea Institute of Information and Communication Engineering
• /
• v.2 no.3
• /
• pp.439-446
• /
• 1998

This paper presents design of SD adder and PD adder on Multi-Valued Logic. For implementing of Multi-valued logic circuits we use Current-mode CMOS circuits and also use Voltage-mode CMOS circuits partially. The proposed arithmetic circuits was estimated by SPICE simulation. At the SD(Signed-Digit) number presentation applying Multi-Valued logic the carry propagation is always limited to one position to the left this number presentation allows fast parallel operation. The addition method that add M operands using PD( positive digit number) is effective not only for the realization of the high-speed compact arithmetic circuit, but also for the reduction of the interconnection in the VLSI processor. therefor, if we use PD number representation, the high speed processor can be implementation.

• The Journal of Korean Institute of Communications and Information Sciences
• /
• v.17 no.6
• /
• pp.589-594
• /
• 1992

This paper offers the simplification method of Multiple-Valued logic function based on M-AND,M-OR, NOT operation presented by Lukasiewicz. First in performing the simplification the result is different by the method to arrange Cube, the method to find the most effective adjacent term if, most of all, important in simplification. According to this method, the two-variable multiple-valued logic function given by truth table is decomposed. The simplification method in this paper proves that the number of devices and cost is considerably reduced comparing with the existing method 141 to realize the same logic functions.

• Proceedings of the Korea Multimedia Society Conference
• /
• 2003.11a
• /
• pp.69-72
• /
• 2003

스테가노그라피는 송/수신자간에 비밀 통신을 할 때 제3자가 기밀 정보를 인식하지 못하도록 디지털화된 각종 미디어에 몰래 숨겨서 통신을 한 수 있는 데이터 은닉의 한 분야이다. 특히 흑/백으로만 구성된 이진 영상 및 색상의 표현이 제한된 다치 영상 등에서 비시각적으로 기밀정보를 숨긴다는 것이 일반 컬러 영상에 비해 많은 어려움을 수반한다. 본 제안방식은 시각적인 영향을 작게 주는 패턴에만 기밀 데이터를 삽입하는 방식으로 기밀 데이터를 은닉시킨 후에도 화질의 열화가 거의 발생하지 않아 시각적으로 인지하기 어렵도록 개선한 방식이다.

• Proceedings of the Korean Institute of Intelligent Systems Conference
• /
• 2004.04a
• /
• pp.506-509
• /
• 2004

생물과 같이 외부 환경의 변화에 적응하는 능력을 갖도록 하기 위한 시스템을 다치오토마타를 사용하여 모델화하고 이들에 대하여 도태, 교배, 돌연변이 둥의 유전적 조작을 반복함 적용에 의해 유한 상태 전이 과정을 해석하고 응용할 수 있는 방법을 제안한다. 이러한 해석과 방법에 대한 모델을 기초로 자기 갱신할 수 있는 자율 오토마타와 환경에 적응할 수 있는 적응 오토마타를 실현하는 기초 단계로 적용할 수 있는 가능성을 제안한다.