• Proceedings of the Korean Information Science Society Conference
• /
• 1998.10a
• /
• pp.574-576
• /
• 1998

아리랑 위성은 자세, 전력, 열 제어 및 지상 명령 수신, 측정 데이터 수집 그리고 탑재체 지원을 위해서 3개의 80CI86 프로세서를 사용하고 있다. 단일 프로세서가 아니 여러 프로세서가 존재하게 되면 상호 간의 메시지 전달을 위해 통신 채널이 요구된다. 프로세서간의 상호 통신을 위해서 직접 연결을 사용하기도 하지만 아리랑 위성은 모듈화 개념 및 향후 확장을 위해서 MIL-STD-1553B 표준 버스 방식을 채택하고 있다. 메시지는 지상 명령 전송 및 측정 데이터 수집을 포함하므로 원활한 통신이 이루어지지 않을 경우, 위성 시스템에 심각한 문제를 발생킨다. 일반적으로 위성설계는 안정성과 신뢰성을 추구하므로 통신 설계는 다중 프로세서가 존재하는 위성의 경우 매우 중요한 의미를 지닌다. 본 논문에서는 아리랑 위성 MIL-STD-1553B 데이터 버스의 버퍼링(Buffering) 설계와 메시지의 적절한 배치를 통한 Timed-Scheduling설계 개념을 설명한다.

• Journal of the Korea Institute of Information and Communication Engineering
• /
• v.10 no.6
• /
• pp.1045-1054
• /
• 2006

In this paper, described a design result of bus interface modulo for multiple level MU-SID-1553 data bus network. In general, MIL-SID-1553 network is used for single level data bus topology. But, according to applied system's structure. multiple level bus architecture is required., And for his, micro processor must be involved for system be, and a additional hardware and software functions are needed. The designed data bus interface module is simply consists of communication transceivers and simple electronic circuit without micro processor. Through the hardware testing and software simulation, the functional performance of the designed interface module was successfully validated.

• Proceedings of the Korean Information Science Society Conference
• /
• 1998.10a
• /
• pp.729-731
• /
• 1998

대규모 분산 병렬 컴퓨터는 분산된 메모리를 갖는 프로세서 노드들간의 결합으로 이루어진 시스템으로써 이러한 분산 다중 시스템에서의 효율적인 집합적 통신의 구현은 시스템 성능에 커다란 영향을 미치는 중요한 요소이다. 이중 다중전소()은 다양한 응용프로그램에서 이용되는 중요한 통신 패턴이다. 본 논문에서는 윔홀라우팅을 사용하는 하이퍼큐브상에서 목적노드를 균등하게 분배할수 있는 차원을 통해 큐브를 분활하고 이에 따라 다중전송을 수행함으로써 다중전송단계를 줄일 수 있는 기법을 개발하고 이에 대한 성능을 실험을 통하여 비교, 분석하였다. 제안한 기법은 도달가능집합이 아닌 목적노드를 균등하게 분배할수 있는 차원으로 큐브를 분할하여 다중전송을 수행함으로써 목적노드가 일부 하위큐브로 편중되지 않게 하여 평균통신단계를 약 15% 정도 감소시킬 수 있었다.

• Proceedings of the Korean Information Science Society Conference
• /
• 2002.04a
• /
• pp.625-627
• /
• 2002

워크스테이션 네트워크 (NOW: Network of Workstations)은 고성능의 병렬 연산을 위한 중요하고 효과적인 기반환경을 제공하고 있다. NOW 환경에서 통신과 동기화 비용은 다중프로세서 시스템보다 상대적으로 매우 크다. NOW에서 병렬 태스크와 통신을 위한 스케줄링 기법의 선택은 시스템의 활용도와 성능에 큰 영향을 미치므로 효과적으로 스케줄링 알고리즘에 대한 연구가 필요하다. 본 논문에서는 버스 기반의 NOW에서 병렬 태스크를 위한 스케줄링 알고리즘을 제안하고, 시뮬레이션을 통하여 통신비용의 변화에 따른 시스템의 성능을 비교한다. 알고리즘은 태스크 중복을 기반으로 하며 통신에 따른 스케줄링 길이를 줄이기 위하여 휴리스틱을 사용한다.

• The Transactions of the Korea Information Processing Society
• /
• v.1 no.1
• /
• pp.105-113
• /
• 1994

This paper introduces the Parallel Advanced Loosely coupled Multiprocessor (PALM) architecture, which is based on HCH(m,p), where m is number of links per a communication processor (CP) and p is the number of application processors (APs) connected to the CP. communication links between a pair of CPs and/or between a CP and an AP, are made of dual-Port RAMs, which provide fast and reliable word-parallel communication between processors. Among the wide spectrum of HCH networks, HCH(m,2) is also known to be a cost optimal topology, such that HCH(m,2) consists of the largest number of APs retaining the minimal number of CPs and communication links. We also implement a testbed based on HCH(2,2). The experiment result shows that the small communication/computation ratio of the PALM system would realize fine-grain parallelism on message-passing MIMD systems.

• Journal of KIISE:Computer Systems and Theory
• /
• v.33 no.1_2
• /
• pp.15-34
• /
• 2006

This paper introduces an empirical modeling technique. This technique uses a set of sample results which are collected from a few small scale simulations. Empirical models are developed by applying a couple of statistical estimation techniques to these samples. We built two types of models for cache miss rates in Symmetric Multiprocessor systems. One is for the changes of input data set size while the specification of target system is fixed. The other is for the changes of the number of processors in target system while the input data set size is fixed. To develop accurate models, we built individual model for every kind of cache misses for each shared data structure in a program. The final model is then obtained by integrating them. Besides, combined use of Least Mean Squares and Robust Estimations enhances the quality of models by minimizing the distortion due to outliers. Empirical modeling technique produces extremely accurate models without analysis on sample data. In addition, since only snail scale simulations are necessary, once a set of samples can be collected, empirical method can be adopted in any research areas. In 17 cases among 24 trials, empirical models present extremely low prediction errors below $1\%$. In the remaining cases, the accuracy is excellent, as well. The models sustain high quality even when the behavioral characteristics of programs are irregular and the number of samples are barely enough.

• Journal of the Korea Academia-Industrial cooperation Society
• /
• v.12 no.4
• /
• pp.1889-1896
• /
• 2011

There has been a lot of researches to develop techniques that provide redundant paths, there by making Multistage Interconnection Networks(MINs) fault tolerant. So far, the redundant paths in MINs have been realized by adding additional hardware such as extra stages or duplicated data links. This paper presents a new MIN topology called Hierarchical MIN. The proposed MIN is constructed with 2.5N-4 switching elements, which are much fewer than that of the classical MINs. Even though there are fewer hardware than the classical MINs, the HMIN possesses the property of full access and also provides alternative paths for the fault tolerant. Furthermore, since there is the short cut in HMIN for the localized communication, it takes advantage of exploiting the locality of reference in multiprocessor systems. Its performance under varying degrees of localized communication is analysed and simulated.

• Proceedings of the Korean Information Science Society Conference
• /
• 1999.10c
• /
• pp.6-8
• /
• 1999

세그먼트 디렉토리는 CC-NUMA (Cache Coherent Non-Uniform Memory Access)시스템의 전체 벡터와 포인터의 장점만을 가지는 새로운 형태의 디렉토리 요소이다. 포인터가 하나의 프로세서 위치만을 가리키는데 비해, 세그먼트 디렉토리는 복수 개이 프로세서들을 한 번에 가리킬 수 있으면서, 포인터처럼 작은 단위로 사용가능하다. 본 논문에서는 세그먼트 디렉토리를 제한 디렉토리 방법들에 적용하여 디렉토리 넘침의 횟수를 줄인다. 기존의 방법들이 디렉토리 넘침 후의 효율적인 캐쉬 일관성 유지 기법을 제시했던 것에 비해, 세그먼트 디렉토리는 디렉토리 넘침 자체를 제거하는 최초의 시도이다. 디렉토리 넘침의 제거로 CC-NUMA 시스템 대역폭 요구량이 줄어들고, 프로그램 수행이 가속되며, 디렉토리 제어기 점유가 대폭 감소된다. Tango-Lite를 사용한 실행 구동 시뮬레이션을 통하여 세그먼트 디렉토리가 약 80%까지의 디렉토리 넘침을 제거한 것을 확인하였고, 이에 따르는 시스템 성능 향상을 분석하였다.

• Proceedings of the Korean Information Science Society Conference
• /
• 2004.10a
• /
• pp.67-69
• /
• 2004

병렬 및 분산 컴퓨터 시스템에서 선후 관계의 제약을 갖는 노드들의 스케줄링은 잘 알려진 NP-complete이다. 이러한 노드들의 스케줄링을 효율적으로 수행하기 위해 많은 알고리즘이 부모 노드와 이질 프로세서에 대한 정보를 고려하여 제안되었다. 하지만 여러 개의 부오 노드와 이질 프로세서에 대한 다양한 경우를 충분히 고려하지 못했다. 본 논문은 부모 노드에 대한 선후 관계와 이질 시스템의 특성을 고려, 이질 수행 시간을 갖는 다중 프로세서를 대상으로 태스크가 가능한 빨리 수행할 수 있는 시간과 태스크가 가능한 빨리 완료될 수 있는 시간을 이용한 복제 기반의 태스크 스케줄링 기법(DTSC)을 제안하였다. 제안된 알고리즘의 성능은 기존 STDS 알고리즘과 대표적인 입력 그래프에 대해 비교하였고, 스케줄링의 성능 향상을 보여 주었다.

• Proceedings of the Korean Information Science Society Conference
• /
• 2007.10b
• /
• pp.414-418
• /
• 2007

멀티프로세서 환경에서 OpenMP는 MPI 에 비해 병렬 프로그래밍을 쉽게 할 수 있다는 장점을 가지고 있고, OpenMP는 표준이 없는 병렬 프로그래밍 세계에서 실질적인 표준으로써 인정받고 있다. OPenMP는 대상 플랫폼에 따라 OpenMP 구현을 다르게 해야 하기 때문에 새로운 프로세서가 등장하면 그에 맞는 OpenMP구현을 만들어야 한다. 이 논문에선 다중 프로세서 시스템-온-칩 시스템인 ARM11MPCore 시스템 위에 POSIX 쓰레드에 기반하여 OpenMP 환경을 구축하고 그 성능을 측정한다.