• 전자통신동향분석
• /
• 제12권1호통권43호
• /
• pp.15-25
• /
• 1997

적어도 20~30년 내에 완전한 ATM 망이 운용되기 위해서 음성 및 데이터와 같은 기존 협대역 통신뿐 아니라 대화형 TV같은 새로운 타입의 광대역 통신이 가능한 대용량 시스템이 요구되므로, 기존의 일반적인 ATM 교환기의 다중프로세서 시스템 구조 및 특성을 살펴보고, 초고속 정보 통신망 환경에 부합되는 대용량 ATM 시스템을 위한 새로운 다중프로세서의 구조를 고찰함으로써 미래의 시스템 설계 방향을 제시한다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2000년도 봄 학술발표논문집 Vol.27 No.1 (A)
• /
• pp.113-115
• /
• 2000

n개의 동일한 프로세서 상에서 m개의 주기적인 태스크들의 적합한 스케줄을 구하기 위한 알고리즘을 제시한다. 정수이하의 작은 시간으로 태스크의 실행시간이 잘라질 수 있다는 가정 하에 태스크 집합은 기본 스케줄링 알고리즘을 통해서 부분적인 스케줄을 얻고 정수 화를 위한 다중프로세서 스케줄링 알고리즘으로 적합한 스케줄을 구성한다. 또한 태스크들에 대한 활용도의 합이 n보다 작거나 같다는 조건은 실시간 다중프로세서 시스템에서 주기적인 태스크 집합에 대한 적합한 스케줄을 구성하기 위한 필요.충분조건임을 보여준다.

• 한국시뮬레이션학회:학술대회논문집
• /
• 한국시뮬레이션학회 1992년도 제2회 정기총회 및 추계학술 발표회 발표논문 초록
• /
• pp.2-2
• /
• 1992

최근 여러 분야에서 컴퓨터의 용도가 확산되고 더 높은 computing power에 대한 요구가 증가함에 따라, 컴퓨터의 성능을 향상시키기 위하여 프로세서의 고속화와 함께 시스템 구조의 개선을 위한 많은 연구가 진행되고 있다. 한 시스템내에 여러 개의 CPU들이 존재하는 다중프로세서 시스템(multiprocessor system) 구조를 가진 슈퍼미니급 중형 컴퓨터들은 상호연결망으로서 버스(bus) 방식을 많이 채택하고 있다. 버스 구조는 하드웨어가 간단하여 구현이 용이하지만, 여러 개의 시스템 지원들(프로세서들, 기억장치 모듈들 및 입출력 모듈들)이 버스를 공유하기 때문에 경합으로 인한 지연 시간이 발생하게 된다. 이러한 지연 시간으로 인한 성능 저하를 개선하는 방법으로는 버스 수의 증가와 최적 통제 프로토콜의 설계가 있다. 본 연구에서는 여러 개의 버스를 가진 다중프로세서 시스템에서 4가지 대표적인 버스 중재 프로토콜들에 대해 성능을 분석, 비교하여 최적 프로토콜을 제시하고자 한다. 이러한 대규모 하드웨어에 의하여 구현되는 시스템에서 주요 설계 요소들에 따른 시스템 성능 분석과 비교는 설계 단계에서 필수적인 과정이다. 그러나 하드웨어를 만들어서 분석하는 방법은 시간과 비용이 많이 소요되기 때문에 소프트웨어 시뮬레이션 방법이 널리 사용되고 있다. 본 연구팀에서는 시뮬레이션 전용언어인 SLAM II를 이용하여 다중프로세서 시스템의 시뮬레이터를 개발하고, 버스중재 프로토콜(bus arbitration protocol)을 용이하게 변경할 수 있도록 하여 각각의 성능을 비교하였다. 이 연구에서 비교된 프로토콜들은 고정-우선순위 방식(fixed-priority scheme), FIFO(first-in first-out) 방식, 라운드-로빈 방식(round-robin scheme), 및 회전-우선순위 방식(rotating-priority scheme) 등이다. 실험은 시스템의 주요 요소들인 프로세서와 기억장치 모듈 및 버스의 수들을 변경시킴으로써 다양한 시스템 환경에 대한 분석을 시도하였다. 작업 부하가 되는 기하장치 액세스 요구간 시간가격(inter-memory access request time interval)은 필요에 따라서 고정값 또는 확률 분포함수를 사용하였다. 특히, 실행될 프로그램의 특성에 따라 각 프로토콜의 성능이 다르게 나타날 수 있음을 검증하였으며, 기억장치의 지역성(memory locality)에 대한 프로토콜들의 성능도 비교하였다.

• 한국컴퓨터정보학회논문지
• /
• 제4권1호
• /
• pp.68-75
• /
• 1999

다중프로세서 시스템의 상호연결 네트워크는 주로 다중버스 구조, 십자막대 스위치 구조 또는 다중포트 접속 기억구조로 연결되고 있는데, 본 연구에서는 다중포트 접속 기억구조를 하는 다중프로세서 시스템 상에서 정상적으로 전체 시스템과 다중처리 시스템이 작동할 확률인 시스템 신뢰도와 다중처리 시스템 신뢰도를 추정하는 방법으로서, 미리 알려진 사전정보를 이용하여 좀더 정확하고 유효성이 뛰어난 신뢰도 추정량을 구하는 베이지안 방법을 제안한다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2002년도 가을 학술발표논문집 Vol.29 No.2 (1)
• /
• pp.334-336
• /
• 2002

본 논문에서는 스타그래프 다중처리시스템을 위한 새로운 프로세서 할당방범을 제안한다. 기존의 할당방법은 프로세서 단편화로 인해 작업을 처리할 서브스타를 형성하지 못하면 프로세서 할당이 지연되는 문제점이 있었다. 이러한 할당 지연은 작업의 대기시간을 증가시키고 시스템의 성능 향상을 제한한다. 본 논문에서 제안하는 할당방법은 프로세서 할당 지연이 발생하면 동적할당테이블을 사용하여 단편화된 프로세서의 주소론 재생성한다. 새로운 주소의 프로세서들로 가용 서브스타를 형성하여 할당함으로써 작업의 대기시간을 줄이고 프로세서 단편화를 최소화한다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2005년도 한국컴퓨터종합학술대회 논문집 Vol.32 No.1 (A)
• /
• pp.61-63
• /
• 2005

분산 메모리에 기반한 다중 프로세서 시스템은 기존의 중앙 집중형 메모리 구조의 단점인 메모리 접근의 병목현상을 극복하고 프로세서와 메모리의 부가에 따라 메모리 대역폭을 확장시킬 수 있는 구조로써 최근의 다중 프로세서 시스템 구조의 주류로 대두되고 있다. 다중 프로세서 시스템의 성능은 메모리 접근 지연에 의하여 제한 받고 있는데 이러한 이유는 프로세서의 동작 주파수 속도에 비하여 메모리의 접근 지연이 수십 배 이상이 되기 때문이다. 특히 분산 메모리 다중 프로세서 시스템에 있어서 메모리 접근은 지역 메모리 접근과 원격 메모리 접근의 두 가지 유형으로 나눌 수 있는데 이 중 원격 메모리 접근 지연은 시스템의 상호 접속망 구조에 따라 지역 메모리 접근 지연에 비하여 수 배 내지 수십 배에 이르고 있다. 본 논문에서는 분산 메모리 다중 프로세서 시스템에서 상호 접속 망의 구조에 따라 원격 메모리 접근 간에도 시간 지연의 차이가 있음에 착안하여 원격 메모리 접근 시간 지연에 따른 최적화 된 원격 캐시 관리 정책을 제시하며 각 상호 접속 망의 구조에 따라 이러한 캐시 관리 정책에 의한 성능 향상의 정도를 측정한다.

• 대한전자공학회논문지TC
• /
• 제41권7호
• /
• pp.63-73
• /
• 2004

본 논문은 고속의 병렬 패킷 여과를 위한 다중프로세서 시스템이 가지는 단일 버퍼에서 단일 버퍼의 판독을 위한 다중프로세서 간의 경합을 중재하기 위한 효율적인 단일 버퍼 관리 방안을 제안하고 이를 실제의 다중 프로세서 시스템에 적용하여 실험함으로써 제안한 방안이 납득할 만한 성능을 제공함을 증명하였다. 병렬 패킷 여과시스템으로는 처리의 고속화를 위하여 패킷 여과규칙을 다중의 프로세서에 걸쳐 분산 처리하는 경우를 모델로 정하였다. 실제의 실험은 다중 프로세서를 가지는 네트워크 프로세서에서 이루어졌으며 100Mbps 의 통신망을 배경으로 하였다. 제안한 방안의 성능을 고찰하기 위하여 프로세서 수의 변화 및 여과 규칙의 처리 시간의 변화 등에 따르는 실제 패킷 전송률을 측정하였다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2008년도 한국컴퓨터종합학술대회논문집 Vol.35 No.1 (B)
• /
• pp.494-499
• /
• 2008

임베디드 시스템이 주목받으면서 개발상의 편의를 위해 시스템 시뮬레이터가 다양한 용도로 사용되고 있다. 시스템이 복잡해지고 소프트웨어의 규모가 커지면서 이러한 시스템 시뮬레이터들에 있어 그 성능은 매우 중요한 이슈가 되고 있는데, 본 논문에서는 공유 메모리를 사용하여 통신하는 다중 프로세서 시스템에서 동기화 횟수를 줄이는 방법을 제안하고 이를 기반으로 한 다중 프로세서 시스템 시뮬레이터를 개발하였다. 이 시뮬레이터는 프로세서 시뮬레이터의 내부를 크게 고치지 않고 공유 메모리 접근만을 가로채 동작이 가능하므로 쉽게 다양한 종류의 프로세서를 연결할 수 있는 확장성 역시 가지고 있다. 제안하는 동기화 기법과 개발된 시뮬레이터는 7개의 프로세서를 사용하여 동작하는 JPEG 인코더 예제의 구동을 통해 테스트되었으며, 이를 통해 인과율을 깨뜨리지 않고도 빠른 시뮬레이션이 가능함을 확인할 수 있었다.

• 한국정보처리학회논문지
• /
• 제6권4호
• /
• pp.890-900
• /
• 1999

동질형 다중프로세서 시스템에서는 시스템의 성능을 향상시키기 위하여 타스크 수를 가능한 한 균등하게 배분하는 타스크 할당 알고리즘이 일반적으로 사용되고 있다. 그러나, 이질형 다중 프로세서 시스템에서는 이런 알고리즘에 의해 효과적인 타스크 할당이 이루어질 수 없다. 따라서, 이질형 다중 프로세서 시스템에서는 JSQ(Join the Shortest Queue) 알고리즘이 일반적으로 사용되고 있다. 그러나 JSQ 알고리즘은 프로세서 간에 타스크의 처리 능력의 차이가 클 경우에는 효율적이지 못하다. 본 논문에서는 타스크의 도착 시간, 타스크의 서비스 시간, 수행되어진 타스크의 수 등의 동적 데이터에 의해 습득된 프로세서의 처리 능력과 포컬 큐(local queue)의 길이를 동시에 고려한 휴리스틱(heuristic) 타스크 할당 알고리즘을 제시한다. 시뮬레시이션 결과, 제안한 휴리스틱 할당 알고리즘에 의해 시스템 성능을 크게 향상 시킬 수 있음을 보여 주었다.

• 조명전기설비학회논문지
• /
• 제12권2호
• /
• pp.62-68
• /
• 1998

본 논문에서는 여러 개의 마이크로 프로세서를 다중 접속 통신으로 연결하여 지능형 교통 신호 제어기를 설계를 다루었다. 제안된 제어기는 신호등, 입력장치, 교통량 측정장치 및 보조 신호등 등의 교통 신호 제어기의 여러 장치를 단일 프로세서에 의하여 제어하는 기존의 제어기와 달리 각각의 장치를 전용 마이크로 프로세서에 의하여 제어하도록 하고 각 프로세서들을 주 프로세서와 다중 접속에 의하여 연결하는 다중 프로세서 시스템에 의하여 제어하도록 하는 분산형 제어 시스템으로 설계하였다. 설계된 제어 시스템은 교통량 및 소통 속도의 실시간 측정, 신호등의 제어, 연동 장치 및 보조 교통 신호등을 각각의 전용 프로세서에 의하여 제어하도록 하여 교통 신호 제어 프로그램의 부담을 여러 개의 프로세서로 분산하였다. 이러한 분산형 제어 시스템은 단일 프로세서 제어 시스템에 비하여 프로세서의 프로그램 수행 부담이 줄어들어 연동제 신호 제어 및 관제형 신호 제어 등의 지능형 교통신호 제어 부가 기능을 실시간으로 처리할 수 있으며 장치의 추가 등, 확장성이 우수하다. 본 논문에서 제안한 방법은 실제 시스템을 제작하여 주 제어 프로세서와 각 프로세서간의 다중 접속 통신에 의한 연결 및 신호등 구동 및 제반 입출력 처리 기능을 실험하였다.