• Title/Summary/Keyword: 다이 본딩

Search Result 26, Processing Time 0.022 seconds

반도체 제조공정의 조립자동화 기술

  • 변증남;유범재;오상록;김정덕
    • 전기의세계
    • /
    • v.39 no.6
    • /
    • pp.42-49
    • /
    • 1990
  • 반도체 조립과 관련하여 다이본딩 시스템, 와이어본딩 시스템 및 인라인 시스템의 구성 및 기능을 살펴보고, 자동화를 위해 필요한 관리제어, 시각처리 및 통신에 대하여 간략하게 알아보고자 한다.

  • PDF

LED Die Bonder Inspection System Using Integrated Machine Visions (Integrated Machine Vision을 이용한 LED Die Bonder 검사시스템)

  • Cho, Yong-Kyu;Ha, Seok-Jae;Kim, Jong-Su;Cho, Myeong-Woo;Choi, Won-Ho
    • Journal of the Korea Academia-Industrial cooperation Society
    • /
    • v.14 no.6
    • /
    • pp.2624-2630
    • /
    • 2013
  • In LED chip packaging, die bonding is a very important process which fixes the LED chip on the lead flame to provide enough strength for the next process. During the process, inspection processes are very important to detect exact locations of dispensed epoxy dots and to determine bonding status of dies whether they are lies at exact positions with sufficient bonding strength. In this study, a useful machine vision based inspection system is proposed for the LED die bonder. In the proposed system, 2 cameras are used for epoxy dot position detection and 2 cameras are sued for die attaching status determination. New vision processing algorithm is proposed, and its efficiency is verified through required field experiments. Measured position error is less than $X:-29{\mu}m$, $Y:-32{\mu}m$ and rotation error:$3^{\circ}$ using proposed vision algorithm. It is concluded that the proposed machine vision based inspection system can be successfully implemented on the developed die bonding system.

Optimization of Performances in GaN High Power Transistor Package (질화갈륨 고출력 트랜지스터 패키지의 성능 최적화)

  • Oh, Seong-Min;Lim, Jong-Sik;Lee, Yong-Ho;Park, Chun-Seon;Park, Ung-Hee;Ahn, Dal
    • Journal of the Korea Academia-Industrial cooperation Society
    • /
    • v.9 no.3
    • /
    • pp.649-657
    • /
    • 2008
  • This paper describes the optimized output performances such as output power and the third order intermodulation in GaN high power transistor packages which consist of chip die, chip capacitors, and wire bonding. The optimized output power according to wire bonding techniques, and third order intermodulation performances according to wire bonding and bias conditions are discussed. In addition, it is shown through the nonlinear simulation that how the output performances are sensitive to the inductance values which are realized by wire bonding for matching network in the limited package area.

Process Capability Optimization of a LED Die Bonding Using Response Surface Analysis (반응표면분석법을 이용한 LED Die Bonding 공정능력 최적화)

  • Ha, Seok-Jae;Cho, Yong-Kyu;Cho, Myeong-Woo;Lee, Kwang-Cheol;Choi, Won-Ho
    • Journal of the Korea Academia-Industrial cooperation Society
    • /
    • v.13 no.10
    • /
    • pp.4378-4384
    • /
    • 2012
  • In LED chip packaging, die bonding is a very important process which fixes the LED chip on the lead frame to provide enough strength for the next process. This paper focuses on the process optimization of a LED die bonding, which attaches small zener diode chip on PLCC LED package frame, using response surface analysis. Design of experiment (DOE) of 5 factors, 3 levels and 5 responses are considered, and the results are investigated. As the results, optimal conditions those satisfy all response objects can be derived.

COG 플립칩 본딩 공정조건에 따른 Au-ITO 접합부 특성

  • Choe, Won-Jeong;Min, Gyeong-Eun;Han, Min-Gyu;Kim, Mok-Sun;Kim, Jun-Gi
    • Proceedings of the Materials Research Society of Korea Conference
    • /
    • 2011.05a
    • /
    • pp.64.1-64.1
    • /
    • 2011
  • LCD 디스플레이 등에 사용되는 글래스 패널 위에 bare si die를 직접 실장하는 COG 플립칩 패키지의 경우 Au 범프와 ITO 패드 간의 전기적 접속 및 접합부 신뢰성 확보를 위해 접속소재로서 ACF (anisotropic conductive film)가 사용되고 있다. 그러나 ACF는 고가이고 접속피치 미세화에 따라 브릿지 형상에 의한 쇼트 등의 문제가 발행할 수 있어 NCP (non-conductive paste)의 상용화가 요구되고 있다. 본 연구에서는 NCP를 적용한 COG 패키지에 있어서 온도, 압력 등의 열압착 본딩 조건과 NCP 물성이 Au-ITO 접합부의 전기적 및 기계적 특성에 미치는 영향을 조사하였다. NCP는 에폭시 레진과 경화제, 촉매제를 사용하여 다양하게 포뮬레이션을 하였고 DSC (Differential Scanning Calorimeter), TGA (Thermogravimetric Analysis), DEA (Dielectric Analysis) 등의 열분석장비를 이용하여 NCP의 물성과 경화 거동을 확인하였다. 테스트 베드는 면적 $5.2{\times}7.2\;mm^2$, 두께 650 ${\mu}m$, 접속피치 200 ${\mu}m$의 Au범프가 형성된 플립칩 실리콘 다이와 접속패드가 ITO로 finish된 글래스 기판을 사용하였다. 글래스 기판과 실리콘 칩은 본딩 전 PVA Tepla사의 Microwave 플라즈마 장비로 Ar, $O_2$ 플라즈마 처리를 하였으며, Panasonic FCB-3 플립칩 본더를 사용하여 본딩하였다. 본딩 후 접합면의 보이드를 평가하고 die 전단강도로 접합강도를 측정하였다.

  • PDF

Study of micro flip-chip process using ABL bumps (ABL 범프를 이용한 마이크로 플립 칩 공정 연구)

  • Ma, Junsung;Kim, Sungdong;Kim, Sarah Eunkyung
    • Journal of the Microelectronics and Packaging Society
    • /
    • v.21 no.2
    • /
    • pp.37-41
    • /
    • 2014
  • One of the important developments in next generation electronic devices is the technology for power delivery and heat dissipation. In this study, the Cu-to-Cu flip chip bonding process was evaluated using the square ABL power bumps and circular I/O bumps. The difference in bump height after Cu electroplating followed by CMP process was about $0.3{\sim}0.5{\mu}m$ and the bump height after Cu electroplating only was about $1.1{\sim}1.4{\mu}m$. Also, the height of ABL bumps was higher than I/O bumps. The degree of Cu bump planarization and Cu bump height uniformity within a die affected significantly on the misalignment and bonding quality of Cu-to-Cu flip chip bonding process. To utilize Cu-to-Cu flip chip bonding with ABL bumps, both bump planarization and within-die bump height control are required.

Process Capability Optimization of Ball Bonding Using Response Surface Analysis in Light Emitting Diode(LED) Wire Bonding (반응 표면 분석법을 이용한 Light Emitting Diode(LED) wire bonding 용 Ball Bonding 공정 최적화에 관한 연구)

  • Kim, Byung-Chan;Ha, Seok-Jae;Yang, Ji-Kyung;Lee, In-Cheol;Kang, Dong-Seong;Han, Bong-Seok;Han, Yu-Jin
    • Journal of the Korea Academia-Industrial cooperation Society
    • /
    • v.18 no.4
    • /
    • pp.175-182
    • /
    • 2017
  • In light emitting diode (LED) chip packaging, wire bonding is an important process that connects the LED chip on the lead frame pad with the Au wire and enables electrical operation for the next process. The wire bonding process is divided by two types: thermo compression bonding and ultrasonic bonding. Generally, the wire bonding process consists of three steps: 1st ball bonding that bonds the shape of the ball on the LED chip electrode, looping process that hangs the wire toward another connecting part with a loop shape, and 2nd stitch bonding that forms and bonds to another electrode. This study analyzed the factors affecting the LED die bonding processes to optimize the process capability that bonds a small Zener diode chip on the PLCC (plastic-leaded chip-carrier) LED package frame, and then applied response surface analysis. The design of experiment (DOE) was established considering the five factors, three levels, and four responses by analyzing the factors. As a result, the optimal conditions that meet all the response targets can be derived.

Semiconductor Laser diode Die bonding Using AuSn solder (AuSn 솔더를 사용한 반도체 레이저의 본딩)

  • Choi, S.H.;Bae, H.C.;Heo, D.C.;Han, I.K.;Cho, W.C.;Choi, W.J.;Park, Y.J.;Lee, J.I.;Lee, C.
    • Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
    • /
    • 2003.04a
    • /
    • pp.203-205
    • /
    • 2003
  • 레이저 다이오드를 p-side-down 방식으로 본딩하기 위하여 AuSn 솔더합금을 증착한 후 온도와 압력, 시간을 변화시켜 본딩상태를 조사하였다. CuW위에 adhsion layer와 확산방지층을 각각 $500{\AA}$$2000{\AA}$을 증착하였으며 솔더층으로 AuSn을 $2.6{\mu}m$ 증착 하였다. 열처리는 질소 분위기에서 행하였으며, 표면의 거칠기는 AFM으로 측정하였다.

  • PDF

Joining properties and thermal cycling reliability of the Si die-attached joint with Zn-Sn-based high-temperature lead-free solders (Zn-Sn계 고온용 무연솔더를 이용한 Si다이접합부의 접합특성 및 열피로특성)

  • Kim, Seong-Jun;Kim, Keun-Soo;Suganuma, Katsuaki
    • Proceedings of the KWS Conference
    • /
    • 2009.11a
    • /
    • pp.72-72
    • /
    • 2009
  • 전자부품의 내부접속 및 파워반도체의 다이본딩과 같은 1차실장에는 고온환경에서의 사용과 2차실장에서의 재용융방지를 위해 높은 액상선온도 및 고상선온도를 필요로 하여, Pb-5wt%Sn, Pb-2.5wt%Ag로 대표되는 납성분 85%이상의 고온솔더가 널리 사용되고 있다. 생태계와 인체에 대한 납의 유해성이 보고된 이래, 무연솔더에 대한 연구가 활발히 진행되어 왔으나, Sn-Ag-Cu계로 대표되는 Sn계 합금으로 대체 중인 중온용 솔더와는 달리, 고온용 솔더에 대해서는 대체합금에 대한 연구가 미흡한 실정이다. 대체재의 부재로 인해 기존의 납을 다량함유한 솔더로 1차실장이 지속됨으로서, 2차실장의 무연화에도 불구하고 전자부품 및 기기의 재활용에 큰 어려움을 겪고 있다. 지금까지 고온용 무연솔더로서는 융점에 근거해 Au-(Sn, Ge, Si)계, Bi-Ag계, Zn-(Al, Sn)계의 극히 제한된 합금계만이 보고되어 왔다. Au계 솔더는 현재 플럭스를 사용하지 않는 광학, 디스플레이 분야 등 고부가가치 공정에 사용되고 있으나, 합금가격이 매우 비싸며 가공성이 나빠 대체재료로서는 적합하지 않다. Bi-Ag계 솔더 또한 취성합금으로 와이어 및 박판으로 가공하는데 어려움이 크며, 솔더로서 중요한 특성중 하나인 전기전도도 및 열전도도가 나쁜 편이다. 이에 비해, Zn계 합금은 비교적 낮은 합금가격, 적절한 가공성과 뛰어난 인장강도, 우수한 전기전도도 및 열전도도를 지녀, 고온용솔더 대체재료의 유력한 후보로 생각된다.이전 연구에서, 필자의 연구그룹은 Zn-Sn계 합금을 고온용 무연솔더로서 제안한 바 있다. Zn-Sn계 합금은 충분히 높은 융점과 함께, 금속간화합물이 없는 미세조직, 우수한 기계적 특성, 높은 전기전도도 및 열전도도 등의 장점을 나타내었다. 본 연구에서는 기초합금특성상 고온솔더로서 다양한 장점을 지닌 Zn-30wt%Sn합금을 고온용 솔더의 대표적인 적용의 하나인 다이본딩에 적용하여, 접합부의 강도 및 미세조직, 열피로 신뢰성에 대해 분석을 함으로서 실제 공정에의 적용가능성에 대해 검토하였다. Zn-30wt%Sn을 이용해 Au/TiN(Titanium nitride) 코팅한 Si다이를 AlN-DBC(aluminum nitride-direct bonded copper)기판에 접합한 결과, 양측에 완전히 젖은 기공이 없는 양호한 다이접합부를 얻었으며, 솔더내부에는 금속간화합물을 형성하지 않았다. Si다이와의 계면에는 TiN만이 존재하였으며, Cu와의 계면에는 Cu로부터 $Cu_5Zn_8,\;CuZn_5$의 반응층을 형성하였다. 온도사이클시험을 통한 열피로특성평가에서, Zn-30wt%Sn를 이용한 다이접합부는 1500사이클 지점에서 Cu와 Cu-Zn금속간화합물의 사이에서 피로균열이 형성되며, 접합강도가 크게 감소하였다. 열피로특성 향상을 위해 Cu표면에 TiN코팅을 하여 Zn-30wt%Sn 솔더로 다이접합한 결과, Si다이와 기판 양측에 TiN만으로 구성된 계면을 형성하였으며, TEM관찰을 통해 Zn-30wt%Sn과 극히 미세한 접합계면이 형성하고 있음을 확인하였다. Zn-wt%30Sn솔더와 TiN층의 병용으로 2000사이클까지 미세조직의 변화 및 강도저하가 없는 극히 안정된 고신뢰성의 다이접합부를 얻을 수가 있었다.

  • PDF

Thermal analysis of the Lamination Head for Die Bonding (다이 본딩 lamination head 열해석)

  • Hwang, Soon-Ho;Lee, Young-Lim
    • Proceedings of the KAIS Fall Conference
    • /
    • 2010.05b
    • /
    • pp.981-984
    • /
    • 2010
  • 생산성 증가 및 비용 절감을 위해 반도체 공정 기술을 단순화 시키는 것이 필요하다. WBL(Wafer Backside Lamination) 기술을 이용해 필름(film) 형태로 얇은 다이접착제를 웨이퍼(wafer)에 접착하여 반도체 칩과 PCB를 붙이는 방법과 직접 PCB에 다이접착제를 붙이는 방법을 사용하면 획기적으로 공정을 단순화 시킬 수 있다. 하지만 Lamination 기법은 고온을 이용하여 모듈화된 PCB에 접착하므로 전도와 복사에 의해 주변 접착제 필름이 녹아 버리는 문제점이 발생한다. 본 연구에서는 고온으로 인한 필름 융해 현상을 방지하기 위하여 배크라이트를 설치하였으며 CFD 해석을 통해 PCB와 반도체 칩을 접착시킬 때 열이 PCB에 미치는 영향을 살펴보았다.

  • PDF