• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.37 no.6
• /
• pp.9-16
• /
• 2000

In order to achieve stiction-free polysilicon surfaces, we have suggested a new class of chemical coating precursors and confirmed their excellent characteristics. The strategy is to adopt dialkyldichlorosilanes (DDS, $R2SiCl_2$) instead of monoalkyltrichlorosilanes (MTS, $RSiCl_3$) such as octadecyltrichlorosilane (OTS) or 1H,1H2H,2H-perfluorodecyltrichlorosilane (FDTS). Dichlorodimethylsilane (DDMS, $(CH_3)2SiCl_2$) in this study is commercially available DDS with two short chains. DDMS in aprotic media spontaneously deposits on the hydrophilic polysilicon surface, which is completely changed to hydrophobic one. When polysilicon surface is exposed to DDMS solution at room temperature, anti-stiction property and hydrophobicity are clearly comparable to FDTS. DDMS is even superior to MTS in reliability and easy handling, which provides high yield. Since interactions among precursor molecules are reduced, conglomeration both in homogeneous solution and on surface can be effectively avoided. Even the cantilevers of 3 mm in length can be protected successfully from the stiction and the final quality of the modified surfaces is much less dependent on temperature. And no difference was found between the processes in ambient environment and in dry box. In addition, DDMS has advantages of remarkably reduced process time and low cost.

• Journal of the Korean Vacuum Society
• /
• v.4 no.1
• /
• pp.77-84
• /
• 1995

LCD용 다결정 실리콘 TFT의 제조에 요구되는 고품위의 다결정 실리콘 박막을 60미만의 저온 공정으로 제조하는 기술로 비정질 박막의 고상 결정화(solid phase crystallization) 가 유망하다. 본 연구에서는 고진공 화학증착기를 이용하여 증착된 비정질 실리콘 막의 고상결정거동에 대해 연구하였다. 고상 결정화 속도 및 결정화 후의 결정성(결정립 크기 및 결함 밀도) 화학증착시의 증착가스의 종류(SiH4 혹은 Si2H6), 공정 압력, 증착 온도 등에 민감한 영향을 받으며 Si2H6가스의 사용, 증착 압력의 증가, 증착온도의 감소는 최종 결정립의 크기를 현저히 증가시킨다. 또한 증착전의 기초 진공도를 높임으로써 반응기 잔류 가스에 의한 산소나 탄소 등의 막내 유입이 감소되어 결정화 속도가 증가하고 결정성이 향상되었다.

• Journal of the Korean Vacuum Society
• /
• v.1 no.1
• /
• pp.183-189
• /
• 1992

The characteristics of N/O(SiOz/SisN4) film on WSi2 are compared with storage node Poly-Si. Leakage current and breakdown voltage are improved and storage capacitance is decreased. The oxidation rate of WSiz is more rapid than polycrystalline silicon. Thus the thick bottom oxide on the WSiz causes to the decrease of capacitance. The out diffusion of dopant impurity in polycrystalline silicon through the silicide leads to the formation of a depletion region in the polycrystalline silicon and the decrease of depletion capacitance. That results in the decrease of the overall storage capacitance.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2010.02a
• /
• pp.27-27
• /
• 2010

최근에 고유가와 지구온난화로 인하여 에너지가 향후 인류의 50년을 좌우할 가장 큰 문제로 대두되고 있어서 지구의 모든 에너지의 근원인 태양광을 이용하는 태양광 발전은 무한한 청정 에너지로 각광받고 있다. 빛을 흡수하여 전기에너지로 변환하는 태양전지는 풍력, 수소연료전지, 조력, 바이오에탄올 등의 신재생에너지 기술 중에서 상품성은 가장 뛰어나지만 발전단가가 가장 높은 것이 단점이다. 태양광 발전단가를 줄여서 기존의 화석에너지를 이용한 발전단가와 견줄 수 있는 그리드 패러티(grid parity)를 달성하려면 태양전지 모듈의 고효율화와 동시에 저가화가 반드시 이루어져야 한다. 현재 태양광 모듈 시장의 90%는 효율이 12-16% 정도로 높은 단결정(single crystalline or monocrystalline) 실리콘이나 다결정(polycrystalline or multicrystalline) 실리콘 등의 벌크(bulk)형 결정질 실리콘 모듈이 차지하고 있으나 원재료인 실리콘 웨이퍼의 제조단가의 50%를 차지하고 있어서 저가화가 어렵다. 반면, 원료가스를 분해하여 대면적 기판에 증착하는 박막(thin-film) 실리콘 태양전지의 경우는 차세대 태양전지로 각광받고 있다. 박막 실리콘 모듈은 매우 적은 실리콘 원재료를 소비한다. 단결정이나 다결정 실리콘 웨이퍼의 두께가 $180-250\;{\mu}m$ 정도인 것에 비해서 박막 실리콘의 두께는 $0.3-3\;{\mu}m$ 수준이다. 더불어, 유리, 플라스틱 등의 저가 기판에 저온 대면적 증착이 가능하여 저가양산화에 유리하다. 박막 실리콘 모듈은 벌크형 실리콘 모듈(-0.5%/K) 대비 낮은 온도계수[비정질 실리콘(amorphous silicon; a-Si:H)의 경우 -0.2%/K]와 빛의 세기가 약한 산란광에서도 동작하여 평균발전시간이 증가하므로 외부환경에서 우수한 발전성능을 보이고 있다. 태양전지 모듈은 상온에서의 안정화 효율을 기준으로 가격이 책정되어($/$W_p$) 판매되기 때문에 벌크형 실리콘 모듈에 비해서 박막 실리콘 모듈은 가격대 성능비가 우수하다. 따라서 박막 실리콘 모듈은 벌크형 결정 실리콘 모듈의 대안으로 떠오르고 있으며, 레이저 기술을 이용하여 수려한 투광형 건물일체형(building integrated photovoltaic; BIPV) 모듈을 제작할 수 있는 장점도 있다. 이러한 장점에도 불구하고 기존의 양산화된 단일접합 비정질 실리콘 태양광 모듈은 효율이 6-7%로 낮아서 설치면적 및 설치 모듈의 증가가 성장의 걸림돌이 되고 있다. 박막 실리콘 태양전지의 고효율화를 도모하기 위해서 적층형 탄뎀셀로 양산 트렌드가 변화하고 있다. 이에 적층형 박막 실리콘 태양전지 효율의 한계 및 돌파구에 대해서 논의한다.

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2008.06a
• /
• pp.141-142
• /
• 2008

다결정 실리콘 박막 트랜지스터를 만들기 위해 가장 많이 사용되는 제작방법은 비정질 실리콘을 기판에 형성한 뒤 결정화 시키는 방법이다. 고온에서 장시간 열처리하는 고상 결정화(SPC)와 레이저를 이용한 결정화(ELA)가 자주 사용되어진다. 그러나 SPC의 경우는 고온에서 장시간 열처리하기 때문에 유리 기판이 변형될 수 있고 ELA의 경우 장비가격이 비싸고 표면일 불균일하다는 문제점이 있다. 본 연구에서는 이 문제를 해결하기 위해서 화학 기상 증착법(저온 공정)을 이용하여 비정질 실리콘 박막을 증착 시키고, 이를 금속 촉매를 이용하여 금속 유도 결정화 방법(MIC)으로 결정화 시키는 공정을 이용하였다. 유리 기판 상부에 버퍼 층을 형성한 후 플라즈마 화학 기상 증착법(PECVD)을 이용하여 비정질 실리콘을 증착하고 Ni-solution을 이용하여 얇게 Ni 코팅하고 그 시료를 약 $650^{\circ}C$의 Rapid Thermal Annealing(RTA) 공정을 이용하여 비정질 실리콘을 다결정 실리콘으로 결정화 시키는 연구를 진행하였다. Ni 코팅시간은 20분, RTA 공정은 5시간의 진행시간을 거쳐야 최적의 결정화 정도를 만들어낸다.

• Korean Journal of Materials Research
• /
• v.6 no.6
• /
• pp.589-604
• /
• 1996

화학증착기에 의한 실리콘막의 증착에서 증착기의 기초 진공도는 잔류가스로부터 실리콘 막내로 유입되는 oxygen, carbon과 같은 분순물의 양을 결정하며, 따라서 증착 거동 및 막의 결정성에 영향을 줄 수 있는 공정 변수이다. 본 연구에서는 고진공 화학증착기를 이용하여 기초 진공도는 비정질 실리콘의 증착과 결정화에 미치는 영향을 조사하였다. 높은 기초 진공도는 비정질/결정질 천이 증착온도의 감소를 가져왔다. 또한 비정질 실리콘막의 결정화 속도 및 박막 결정성을 향상시키는 것으로 조사되었다. 이와 같은 기초 진공도의 영향은 증착시 잔류가스에 함유되는 O, C과 같은 불순물의 영향으로 설명될 수 있었다. 기초 진공도에 따른 실리콘 막의 결정성 향상은 다결정 실리콘 박막 트렌지스터의 구동 특성을 향상시키는 것으로 조사되었다. 기초 진공도가 10-3Torr에서 10-5Torr 로 증가함에 따라 전자 이동도는 17$\textrm{cm}^2$/V.s에서 25$\textrm{cm}^2$/V.s로 증가하였으며 누설전류는 감소하였다.

• Proceedings of the Materials Research Society of Korea Conference
• /
• 1996.11a
• /
• pp.113-113
• /
• 1996

• Proceedings of the Korean Vacuum Society Conference
• /
• 1992.02a
• /
• pp.103-103
• /
• 1992

• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.38 no.12
• /
• pp.25-35
• /
• 2001

In order to analyze the electrical characteristics of complicated thin film transistor-liquid crystal display (TFT-LCD) array circuits, it is indispensible to use simulation programs such as PSPICE and AIM-SPICE. In this paper, we present a systematic method of extracting the input parameters of poly-Si TFT for SPICE simulations. This method was applied to two different types of poly-Si TFTs, fabricated by excimer laser annealing and silicide mediated crystallization methods, and yielded good fitting results to experimental data. Among the SPICE simulators, PSPICE has the graphic user interface feature making the composition of complicated circuits easier. We added successfully a poly-Si TFT device model to the PSPICE simulator, and analyzed easily the electrical characteristics of pixels considering the line RC delay. The results of this work would contribute to efficient simulations of poly-Si TFT-LCD arrays.

• The Journal of the Korea institute of electronic communication sciences
• /
• v.9 no.3
• /
• pp.279-284
• /
• 2014

This paper proposes a novel OLED pixel circuit to compensate the threshold voltage variation of p-channel low temperature polycrystalline silicon thin-film transistors (LTPS TFTs). The proposed 5-TFT OLED pixel circuit consists of 4 switching TFTs, 1 OLED driving TFT and 1 capacitor. One frame of the proposed pixel circuit is divided into initialization period, threshold voltage sensing and data programming period, data holding period and emission period. SmartSpice simulation results show that the maximum error rate of OLED current is -4.06% when the threshold voltage of driving TFT varies by ${\pm}0.25V$ and that of OLED current is 9.74% when the threshold voltage of driving TFT varies by ${\pm}0.50V$. Thus, the proposed 5T1C pixel circuit can realize uniform OLED current with high immunity to the threshold voltage variation of p-channel poly-Si TFT.