• 제목/요약/키워드: 다결정실리콘

검색결과 482건 처리시간 0.036초

고온열처리가 측면결정화시킨 다결정 실리콘 박막의 미세구조와 박막트랜지스터 특성에 미치는 영향 (Effect of high-temperature annealing on the microstructure of laterally crystallized polycrystalline Si films and the characteristics of thin film transistor)

  • 이계웅;김보현;안병태
    • 한국재료학회:학술대회논문집
    • /
    • 한국재료학회 2003년도 추계학술발표강연 및 논문개요집
    • /
    • pp.70-70
    • /
    • 2003
  • 금속용액을 이용하여 측면고상결정화 시킨 다결정 실리콘 박막내의 고각입계를 줄이기 위해 서 고온열처리를 실시하였다. SEM과 TEM을 이용하여 다결정 실리콘내의 바늘모양의 결정립의 폭의 증가를 관찰하였고, 결정 립내의 결함이 감소를 관찰하였다. 그리고 결정화된 다결정 실리콘의 표면 거칠기를 AFM이용하여 퍼니스에서 53$0^{\circ}C$에서 25시간 동안 결정화 시킨 시편과 이후 80$0^{\circ}C$에서 40분간 추가 고온 열처리시킨 시편을 비교한 결과 6.09$\AA$에서 4.22$\AA$으로 개선되었음을 확인할 수 있었다. 박막내의 금속에 의한 오염을 줄이기 위해 금속의 농도를 줄인 금속용액을 결정화에 사용하였다. 이때 저농도 금속용액을 사용하여 측면결정화시킨 다결정 실리콘 박막내의 소각입계를 이루는 결정립군의 크기가 고농도 금속용액을 이용하여 측면결정화시킨 경우보다 증가함을 확인 할 수 있었다. 박막트랜지스터를 제작하여 트랜지스터의 전기적특성을 살펴보았다. 전계이동도가 80$0^{\circ}C$ 고온 열처리에 의해서 53$\textrm{cm}^2$/Vsec 에서 95$\textrm{cm}^2$/Vsec 로 상승하였는데 이는 고온열처리에 의해서 측면결정화된 다결정 실리콘내의 트랩 밀도가 2.2$\times$$10^{12}$/$\textrm{cm}^2$ 에서 1.3$\times$$10^{12}$$\textrm{cm}^2$로 감소하였기 때문이다.

  • PDF

단일 수직형 그레인 경계 (Single Perpendicular Grain Boundary) 구조를 가지는 고성능 다결정 실리콘 박막 트랜지스터(Poly-Si TFT)에서의 고온 캐리어 스트레스(Hot Carrier Stress) 및 정전류 스트레스(Constant Current Stress) 효과 (Effects of Hot-Carrier Stress and Constant Current Stress on the Constant Performance Poly-Si TFT with a Single Perpendicular Grain Boundary)

  • 최성환;송인혁;신희선;한민구
    • 대한전기학회:학술대회논문집
    • /
    • 대한전기학회 2006년도 추계학술대회 논문집 전기물성,응용부문
    • /
    • pp.50-52
    • /
    • 2006
  • 본 논문은 고성능 다결정 실리콘(Poly-Si) 박막 트랜지스터 (Thin Film Transistor)에서 단일 수직 그레인 경계(Single Perpendlcular Grain Boundary)가 고온 캐리어 스트레스(Hot Carrier Stress) 및 정전류 안정성 평가에서 어떠한 효과를 보이는가에 대해서 살펴보았다. 고온 캐리어 스트레스 하에서($V_G=V_{TH}+1V,\;V_D$ =12V),그레이 경계가 없는 다결정 실리콘 TFT와 비교했을 때 그레인 경계를 가지고 있는 다결정 실리를 TFT는 전기 전도(Electric Conduction)에 작용하는 자유 캐리어(Free Carrier)의 개수가 적기 때문에 상대적으로 더욱 우수한 전기적 특성을 나타낸다. 먼저 1000초 동안 고온 캐리어 스트레스를 가해준 결과 단일 그레인 경계를 가진 다결정 실리콘에서의 트랜스 컨덕턴스(Transconductance)의 이동 정도는 5% 미만으로 확인되었다. 반면에 같은 스트레스 조건 하에서 그레인 경계가 존재하지 않는 다결정 실리콘의 경우에는 그 이동 정도가 약 25%에 달하는 것으로 측정되었다. 다음으로 정전류 스트레스(Constant Current Stress) 인가시, 수직형 그레인 경계가 채널 영역 내에 존재하지 않는 다결정 실리콘 TFT는 드레인 접합 부분의 전계 세기를 비교했을 때, 그레인 경계를 가지고 있는 다결정 실리콘 TFT보다 상대적으로 낮은 원 인 때문에 적게 열화되는(Degraded) 특성을 확인할 수 있었다.

  • PDF

실리사이드 공정에 의해 제조된 아날로그용 다결정 실리콘 커패시터의 전기적 특성 변화 (The Effects of Silicide Process on Electrical Properties in an Analog Polysilicon Capacitor)

  • 이재성;이재곤
    • 대한전자공학회논문지SD
    • /
    • 제38권1호
    • /
    • pp.23-29
    • /
    • 2001
  • 아날로그용 다결정 실리콘 커패시터를 Ti-실리사이드 공정으로 제조하여 실리사이드에의한 커패시터의 전기적 특성 변화를 조사하였다. 커패시터의 선형 특성을 개선시키기 위해서는 두 전극으로 사용되는 다결정실리콘의 물성이 동일해야한다. 다결정 실리콘들은 높은 불순물 농도를 가져야하고 그 크기가 같아야한다. 정전용량 전압 계수(Voltage Coefficient of Capacitance ;VCC)는 아날로그 커패시터의 선형성을 나타내는 계수이며, 커패시터의 구성 물질과 커패시터의 구조에 의존하게 된다. 본 연구에서는 다결정 실리콘을 Ti-실리사이드 함으로써 낮은 정전용량 전압 계수를 얻을 수 있었다. 이것은 실리사이드와 다결정 실리콘사이의 계면에서 기생 정전용량이 발생하여, 커패시터의 단위 면적 당 정전용량이 낮아졌기 때문이다. 그러나 실리사이드 공정동안 하층 다결정 실리콘 근처의 산화막에서 양전하가 형성됨을 전기적 특성으로부터 유추하였다.

  • PDF

킹크효과 억제를 위한 새로운 f-모양 트리플게이트 구조의 저온 다결정실리콘 박막트랜지스터 (Novel F-shaped Triple Gate Structure for Suppression of Kink Effect and Improvement of Hot Carrier Reliability in Low Temperature polycrystalline Silicon Thin-Film Transistor)

  • 송문규;최성환;국승희;한민구
    • 대한전기학회:학술대회논문집
    • /
    • 대한전기학회 2011년도 제42회 하계학술대회
    • /
    • pp.1416-1417
    • /
    • 2011
  • 킹크효과를 억제할 수 있는 새로운 f-모양 트리플게이트 구조를 가지는 다결정실리콘 박막트랜지스터는 추가적인 공정과정 없이 제안 및 제작되었다. 이러한 다결정실리콘 박막트랜지스터의 채널에는 순차적인 횡방향 고체화(Sequential Lateral Solidification, SLS)나 CW 레이져 횡방향 결정화(CW laser Lateral Crystallization, CLC) 등과 같은 방법으로 제작된 횡방향으로 성장시킨 그레인이 있다. 이 소자의 전체적인 전류흐름은 횡방향으로 성장시킨 그레인 경계에 강력하게 영향을 받는다. f-모양 트리플게이트에는 횡방향으로 성장시킨 그레인과 평행한 방향으로 위치한 채널, 그리고 수직인 방향으로 위치한 채널이 있다. 이 소자는 f-모양 게이트 구조에서의 비대칭 이동도를 이용하여 다결정실리콘 박막트랜지스터의 킹크효과를 효과적으로 억제시킬 수 있다는 사실을 실험과 시뮬레이션을 통해 검증되었다. 우리의 실험 결과는 이 논문에서 제안된 f-모양 트리플게이트 박막트랜지스터가 기존의 박막트랜지스터와 비교할 때 더 효과적으로 킹크 효과를 감소시킬 수 있다는 것을 보여주었다. 또한 고온 캐리어 스트레스 조건에서의 신뢰성도 개선할 수 있음이 확인되었다.

  • PDF

금속유도 결정화를 이용한 저온 다결정 실리콘 TFT 특성에 관한 연구 (A Study on the Electrical Characteristics of Low Temperature Polycrystalline Thin Film Transistor(TFT) using Silicide Mediated Crystallization(SMC))

  • 김강석;남영민;손송호;정영균;주상민;박원규;김동환
    • 한국재료학회:학술대회논문집
    • /
    • 한국재료학회 2003년도 춘계학술발표강연 및 논문개요집
    • /
    • pp.129-129
    • /
    • 2003
  • 최근에 능동 영역 액정 표시 소자(Active Matrix Liquid Crystal Display, AMLCD)에서 고해상도와 빠른 응답속도를 요구하게 되면서부터 다결정 실리콘(poly-Si) 박막 트랜지스터(Thin Film Transistor, TFT)가 쓰이게 되었다. 그리고 일반적으로 디스플레이의 기판을 상대적으로 저가의 유리를 사용하기 때문에 저온 공정이 필수적이다. 따라서 새로운 저온 결정화 방법과 부가적으로 최근 디스플레이 개발 동향 중 하나인 대화면에 적용 가능한 공정인 금속유도 결정화 (Silicide Mediated Crystallization, SMC)가 연구되고 있다. 이 소자는 top-gated coplanar구조로 설계되었다. (그림 1)(100) 실리콘 웨이퍼위에 3000$\AA$의 열산화막을 올리고, LPCVD로 55$0^{\circ}C$에서 비정질 실리콘(a-Si:H) 박막을 550$\AA$ 증착 시켰다. 그리고 시편은 SMC 방법으로 결정화 시켜 TEM(Transmission Electron Microscopy)으로 SMC 다결정 실리콘을 분석하였다. 그 위에 TFT의 게이트 산화막을 열산화막 만큼 우수한 TEOS(Tetraethoxysilane)소스로 사용하여 실리콘 산화막을 1000$\AA$ 형성하였고 게이트는 3000$\AA$ 두께로 몰리브덴을 스퍼터링을 통하여 형성하였다. 이 다결정 실리콘은 3$\times$10^15 cm^-2의 보론(B)을 도핑시켰다. 채널, 소스, 드래인을 정의하기 위해 플라즈마 식각이 이루어 졌으며, 실리콘 산화막과 실리콘 질화막으로 passivation하고, 알루미늄으로 전극을 형성하였다 그리고 마지막에 TFT의 출력특성과 전이특성을 측정함으로써 threshold voltage, the subthreshold slope 와 the field effect mobility를 계산하였다.

  • PDF

Buffered Oxide Etch 세정에 의한 다결정 실리콘 TFT의 전기적 특성 개선 (Improvement of the Electrical Characteristics of a Polysilicon TFT Using Buffered Oxide Etch Cleaning)

  • 남영묵;배성찬;최시영
    • 대한전자공학회논문지SD
    • /
    • 제41권8호
    • /
    • pp.31-36
    • /
    • 2004
  • 본 논문에서는 UV 처리와 BOE 세정을 이용하여 레이저 어닐링 전의 실리콘 표면에 자연 산화막을 제거하여 다결정 실리콘 TFT의 신뢰성을 향상시키는 방법을 제안하였다. 전처리 공정이 다결정 실리콘의 표면 거칠기에 미치는 영향을 AFM으로 측정하였으며, 다결정 실리콘 TFT의 전기적 특성인 스위칭 특성과 항복특성을 대형 유리기판의 위치와 전처리의 유무에 대해서 조사하였다.

Excimer laser annealing에 의한 결정화 및 High-k Gate-dielectric을 사용한 poly-Si TFT의 특성 (Electric characteristics of poly-Si TFT using High-k Gate-dielectric and excimer laser annealing)

  • 이우현;구현모;오순영;안창근;정종완;조원주
    • 한국전기전자재료학회:학술대회논문집
    • /
    • 한국전기전자재료학회 2007년도 하계학술대회 논문집 Vol.8
    • /
    • pp.19-19
    • /
    • 2007
  • Excimer laser annealing (ELA) 방법을 이용하여 결정화하고 게이트 절연체로써 high-k 물질을 가지는 다결정 실리콘박막 트랜지스터의 전기적 특성을 평가하였다. 다결정 실리콘 박막 트랜지스터는 비결정질 실리콘 박막 트랜지스터 보다 높은 전계 효과 이동도와 운전 용이한 장점을 가진다. 기존의 결정화 방법으로는 다결정 실리콘 박막 트랜지스터의 높은 열 공급을 피할 수 없기 때문에, 매몰 산화막 위의 비결정질 박막은 저온에서 다결정 실리콘 결정화를 위해 KrF excimer laser (248nm)를 이용하여 가열 냉각 공정을 했다. 게다가 케이트 절연체로써 atomic layer deposition (ALD) 방법에 의해 저온에서 20 nm의 고 유전율을 가지는 $HfO_2$ 박막을 증착하였다. 알루미늄은 n-MOS 박막 트랜지스터의 게이트 전극으로 사용되었다. 금속 케이트 전극을 사용하여 게이트 공핍 효과와 관계되는 케이트 절연막 두께의 증가를 예방할 수 있고, 게이트 저항의 감소에 의해 소자 속도를 증가 시킬 수 있다. 추가적으로, 비결정질 실리콘 박막의 결정화 기술로써 사용된 ELA 방법은 SPC (solid phase crystallization) 방법과 SLS (sequential lateral solidification) 방법에 의해 비교되었다. 결과적으로, ELA 방법에 의해 결정화된 다결정 실리콘 박막의 결정도와 표면 거칠기는 SPC와 SLS 방법에 비해 개선되었다. 또한, 우리는 ELA 결정화 방법에 의한 다결정 실리콘 박막 트랜지스터로부터 우수한 소자 특성을 얻었다.

  • PDF

Poly Si Buffer-layer 도입에 의한 실리콘 양자점층 두께 증가에 따른 실리콘 양자점 태양전지 효율 향상

  • 백현정;박재희;김태운;김경중
    • 한국진공학회:학술대회논문집
    • /
    • 한국진공학회 2012년도 제43회 하계 정기 학술대회 초록집
    • /
    • pp.354-354
    • /
    • 2012
  • 실리콘 양자점 태양전지는 실리콘이 nm 크기의 양자점으로 될 경우 밴드갭이 증가하여 태양광 중의 가시광선을 광전변환에 활용함으로써 효율을 향상시키는 차세대 태양전지이다. 그러나 실리콘 양자점이 SiO2 매질 내에 분포하므로 양자점층의 두께가 증가할 경우 박막의 직렬저항이 증가하여 일정 두께 이상이 되면 효율이 감소하는 결과를 가져온다. 본 연구에서는 두께증가에 따른 효율저하 문제를 해결하기 위해 다결정 실리콘으로 이루어진 완충층을 도입 하였다. 이를 위해 본 연구에서는 두 가지 형태의 실리콘 양자점 태양전지를 제작하여 광전변환 특성을 비교하였다. 첫 번재 구조는 B이 도핑된 단일 실리콘 양자점층 태양전지이다. 양자점층은 2 nm SiOx 층과 2 nm SiO2 층을 적층한 후 $1,100^{\circ}C$에서 20분간 질소 분위기에서 급속 열처리하여 제작하였다. 실리콘 양자점 층의 두께를 40 nm에서 200 nm까지 변화시키면서 효율을 측정한 결과 100 nm 정도에서 효율이 감소하기 시작하였다. 이러한 효율감소는 양자점층의 저항 증가에 따른 전류감소에 의함이 확인되었다. 이와는 대조적으로 실리콘 양자점 층의 저항을 줄이기 위해 실리콘 양자점층 내에 50 nm 간격으로 10 nm 두께의 B이 도핑된 다결정 실리콘층을 배치하는 실리콘 양자점 태양전지를 개발하였다. 이러한 실리콘 양자점 층의 두께를 증가시킬 경우 효율이 지속적으로 증가함을 관찰하였다. 이러한 두 가지 형태의 양자점층을 이차이온질량분석법으로 분석한 결과 단일 실리콘 양자점층의 경우 두께가 약 70 nm 정도부터 이온빔 스퍼터링에 의한 저항증가에 따른 대전현상 (charging)이 관찰되었으나 다결정 실리콘 층이 배치된 실리콘 양자점층에서는 전혀 대전현상이 발생하지 않았다. 이는 다결정 실리콘 층이 캐리어를 이동시키는 매개체 역할을 하는 것으로 해석될 수 있다.

  • PDF