• 대한기계학회논문집B
• /
• 제38권12호
• /
• pp.983-990
• /
• 2014

본 연구에서는 등온 벽에서 가까이에 위치한 유동과 같이 온도 구배가 큰 곳에서 발생하는 전도오차를 줄이기 위해 새로운 열전대의 형상 설계 및 제작 방법을 제안하고자 한다. 전도오차를 줄이기 위하여 지름이 $79.9{\mu}m$인 열전대를 이용했으며, 아크 용접을 통해 제작된 상대적으로 접점이 큰 일반 열전대와 다른 butt-welded 열전대를 제작하기 위하여 용접용 5 축 장비가 고안됐다. 열전대의 단면을 맞닿게 하여 용접해 접합부위 크기를 최소화 했다. 온도 보정 실험을 통하여, 일반적인 형상의 열전대와 이 연구에서 제안하는 열전대의 온도 측정 결과가 동일함을 알 수 있었다. 접합부가 $79.9{\mu}m$ 지름을 가지는 butt-welded 열전대를 온도 경계층에 침투시켜서 전도에 의한 오차를 최소화하여 급격히 변하는 온도 경계층의 온도를 효과적으로 측정할 수 있게 되었다. 개발된 센서를 이용하여 선형 터빈 날개가 장착된 풍동에서 온도 경계층을 측정하였고, 측정된 결과를 Nusselt 수로 나타내었다.

• 대한기계학회논문집B
• /
• 제37권1호
• /
• pp.27-33
• /
• 2013

제품의 성능 및 신뢰성 향상을 위하여 효과적이고, 적정한 방열장치의 중요성이 지속적으로 부각되고 있다. 현재 가장 널리 쓰이는 방열장치는 알루미늄 압출식 평행핀 형상의 히트싱크(heat sink)로 이의 설계를 위해서는 방열량과 최대 허용온도 등에 대한 목표가 결정되어야 하며, 사용 환경 및 설치 방법에 따른 열전달 계수의 예측이 이루어져야 한다. 본 연구에서는 히트싱크의 베이스가 수직, 수평상태를 유지함에 따라 나타나는 핀 주변의 자연대류 유동 특성을 전산모사 해석을 통해 고찰하였다. 또한, 일반적인 자연대류형 히트싱크를 대상으로 수평 및 수직상태에서의 열적 성능 실험을 수행하였으며, 기존의 연구결과와 비교함으로써 설치방향이 히트싱크 방열성능에 미치는 영향에 대하여 분석하였다. 실험결과 수평상태의 경우는 수직인 경우에 비하여 약 10~15% 열전달 계수의 감소가 발생하였다.

• 대한설비공학회:학술대회논문집
• /
• 대한설비공학회 2008년도 동계학술발표대회 논문집
• /
• pp.618-623
• /
• 2008

To enhancement heat transfer performance, the metallic foam as heat exchanger was studied rapidly. This was attributed to its high surface area to volume ratio as well as intensive flow mixing by tortuous flow passages. So the experimental study about the heat transfer characteristic of metallic foam is presented in this paper. The material in this experiment was used as FeCrAl which has density of 10 ppi, 20 ppi and 30 ppi respectively. And the results show the heat transfer is rise with permeability Reynolds number increase and the pressure drop metallic foam was increased with the ppi increase.

• 대한전자공학회논문지SD
• /
• 제47권3호
• /
• pp.7-17
• /
• 2010

본 논문은 4-트랜지스터 래치 셀을 이용한 저전력향 신개념의 SRAM을 제안한다. 4-트랜지스터 메모리 셀은 종래의 6-트랜지스터 SRAM 셀에서 access 트랜지스터를 제거한 형태로, PMOS 트랜지스터의 소스는 비트라인 쌍에 연결되고 NMOS 트랜지스터의 소스는 두개의 워드라인에 각각 연결된다. 동작시 워드라인에 일정크기의 전압을 인가할 때 비트라인에 흐르는 전류를 감지하여 읽기동작을 수행하고, 비트라인 쌍에 전압차이를 두고 워드라인에 일정크기의 전압을 인가하여 쓰기동작을 수행한다. 이는 공급전압 보다 낮은 소신호 전압으로 워드라인과 비트라인을 구동하여 메모리 셀의 데이터를 저장하고 읽어낼 수 있어서 동작 소비전력이 적다. 아울러 셀 누셀전류 경로의 감소로 인해 대기 소모전력 또한 개선되는 장점이 있다. 0.18-${\mu}m$ CMOS 공정으로 1.8-V, 16-kbit SRAM test chip을 제작하여 제안한 회로기술을 검증하였고, 칩 면적은 $0.2156\;mm^2$이며 access 속도는 17.5 ns 이다. 동일한 환경에서 구현한 종래의 6-트랜지스터 SRAM과 비교하여 읽기동작시 30% 쓰기동작시 42% 동작소비전력이 적고, 대기전력 또한 64% 적게 소비함을 관찰하였다.