• Proceedings of the Korean Vacuum Society Conference
• /
• 2011.08a
• /
• pp.266-267
• /
• 2011

질화갈륨(GaN)은 높은 전자이동도 및 높은 항복전계를 가지며 낮은 온저항으로 인하여 에너지효율이 우수하기 때문에 고출력 전력소자 분야에서 많은 관심을 받고 있다. GaN을 이용한 고출력 전력소자의 경우 상용화 수준에 근접할 만한 기술적 진보가 있었으나, 페르미 레벨 고정(Fermi-level pinning) 현상, 소자의 누설전류 등 아직 해결되어야 할 문제를 갖고 있다. 본 연구에서는 실리콘 기판 위에 성장된 GaN 에피탁시를 활용한 고출력 전력소자의 누설전류를 억제시키기 위해 오믹 접합 중 Au의 상호확산을 억제하는 중간층 금속(Mo or Ni)을 변화시켰으며 오믹 열처리 온도에 따른 특성을 비교 연구하였다. $Cl_2$와 $BCl_3$를 이용하여 0.6 ${\mu}m$ 깊이의 메사 구조가 활성영역을 형성하였고, Si 도핑된 n-GaN 위에 Ti/Al/Mo/Au (20/100/25/200 nm) 와 Ti/Al/Ni/Au (20/100/25/200 nm) 오믹 접합을 각각 설계, 제작하였다. 오믹 열처리시의 GaN 표면오염을 방지하기 위해 $SiO_2$ 희생층을 증착하였다. 오믹 접합 형성을 위해 각 750$^{\circ}C$, 800$^{\circ}C$, 850$^{\circ}C$에서 30초간 열처리를 진행 하였으며, 이후 6 : 1 BOE 용액으로 $SiO_2$ 희생층을 제거하였다. 750, 800, 850$^{\circ}C$에서 Ti/Al/Mo/Au 구조의 오믹 접합 저항은 각 2.56, 2.34, 2.22 ${\Omega}$-mm 이었으며, Ti/Al/Ni/Au 구조의 오믹 접합 저항은 각 43.72, 2.64, 1.86 ${\Omega}$-mm이었다. Isolation 누설전류를 측정하기 위해서 두 개의 오믹 접합 사이에 메사 구조가 있는 테스트 구조를 제안하였다. Isolation 누설전류는 Ti/Al/Mo/Au 구조에서 두 오믹 접합 사이의 거리가 25 ${\mu}m$이고 100 V일 때 750, 800, 850 $^{\circ}C$의 열처리 온도에서 각 1.25 nA/${\mu}m$, 2.48 nA/${\mu}m$, 8.76 nA/${\mu}m$이었으며, Ti/Al/Ni/Au 구조에서는 각 1.58 nA/${\mu}m$, 2.13 nA/${\mu}m$, 96.36 nA/${\mu}m$이었다. 열처리 온도가 증가하며 오믹 접합 저항은 감소하였으나 isolation 누설전류는 증가하였다. 750$^{\circ}C$ 열처리에서 오믹 접합 저항은Ti/Al/Mo/Au 구조가 Ti/Al/Ni/Au 구조보다 약 17배 우수하였고, 850$^{\circ}C$ 고온의 열처리 경우 Ti/Al/Mo/Au 구조의 isolation 누설전류는 8.76 nA/${\mu}m$로 Ti/Al/Ni/Au의 누설전류 96.36 nA/${\mu}m$보다 약 11배 우수하였다. Ti/Al/Mo/Au가 Ti/Al/Ni/Au 보다 오믹 접합 저항과 isolation 누설전류 측면에서 전력용 GaN 소자에 적합함을 확인하였다.

• Journal of the Korean Institute of Illuminating and Electrical Installation Engineers
• /
• v.22 no.9
• /
• pp.62-68
• /
• 2008

This paper describes the electrical characteristics of ZnO surge arresters associated with the variation of surrounding conditions. To investigate the deterioration behaviors of ZnO surge arresters due to lightning surges, 8/20[${\mu}s$], 2.5[kA] impulse currents were injected to the ZnO surge arrester under test. The leakage currents of ZnO surge arrester subject to power frequency AC voltage were measured in different surrounding temperature and wet conditions. As a result, it was found that the leakage current is increased and its asymmetry is pronounced as the number of injection of the impulse current and the ambient temperature increase. Also, in the wet test the outside leakage current flowing through the housing surface of the ZnO surge arrester is much larger than the intrinsic leakage current of ZnO surge arrester element. The results obtained in this work can be a lied as factors of improving the reliability and performance of monitoring system for surge arresters.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2016.02a
• /
• pp.259-259
• /
• 2016

반도체 산업 전반에 걸쳐 이루어지고 있는 연구는 소자를 더 작게 만들면서도 구동능력은 우수한 소자를 만들어내는 것이라고 할 수 있다. 따라서 소자의 미세화와 함께 트랜지스터의 구동능력의 향상을 위한 기술개발에 대한 필요성이 점차 커지고 있으며, 고유전(high-k)재료를 트랜지스터의 게이트 절연막으로 이용하는 방법이 개발되고 있다. High-k 재료를 트랜지스터의 게이트 절연막에 적용하면 낮은 전압으로 소자를 구동할 수 있어서 소비전력이 감소하고 소자의 미세화 측면에서도 매우 유리하다. 그러나, 초미세화된 소자를 제작하기 위하여 high-k 절연막의 두께를 줄이게 되면, 전기적 용량(capacitance)은 커지지만 에너지 밴드 오프셋(band-offset)이 기존의 실리콘 산화막(SiO2)보다 작고 또한 열공정에 의해 쉽게 결정화가 이루어지기 때문에 누설전류가 발생하여 소자의 열화를 초래할 수 있다. 따라서, 최근에는 이러한 문제를 해결하기 위하여 게이트 절연막 엔지니어링을 통해서 누설전류를 줄이면서 전기적 용량을 확보할 수 있는 연구가 주목받고 있다. 본 실험에서는 high-k 물질인 Ta2O5와 SiO2를 적층시켜서 누설전류를 줄이면서 동시에 높은 캐패시턴스를 달성할 수 있는 게이트 절연막 엔지니어링에 대한 연구를 진행하였다. 먼저 n-type Si 기판을 표준 RCA 세정한 다음, RF sputter를 사용하여 두께가 Ta2O5/SiO2 = 50/0, 50/5, 50/10, 25/10, 25/5 nm인 적층구조의 게이트 절연막을 형성하였다. 다음으로 Al 게이트 전극을 150 nm의 두께로 증착한 다음, 전기적 특성 개선을 위하여 furnace N2 분위기에서 $400^{\circ}C$로 30분간 후속 열처리를 진행하여 MOS capacitor 소자를 제작하였고, I-V 및 C-V 측정을 통하여 형성된 게이트 절연막의 전기적 특성을 평가하였다. 그 결과, Ta2O5/SiO2 = 50/0, 50/5, 50/10 nm인 게이트 절연막들은 누설전류는 낮지만, 큰 용량을 얻을 수 없었다. 한편, Ta2O5/SiO2 = 25/10, 25/5 nm의 조합에서는 충분한 용량을 확보할 수 있었다. 적층된 게이트 절연막의 유전상수는 25/5 nm, 25/10 nm 각각 8.3, 7.6으로 비슷하였지만, 문턱치 전압(VTH)은 각각 -0.64 V, -0.18 V로 25/10 nm가 0 V에 보다 근접한 값을 나타내었다. 한편, 누설전류는 25/10 nm가 25/5 nm보다 약 20 nA (@5 V) 낮은 것을 확인할 수 있었으며 절연파괴전압(breakdown voltage)도 증가한 것을 확인하였다. 결론적으로 Ta2O5/SiO2 적층 절연막의 두께가 25nm/10nm에서 최적의 특성을 얻을 수 있었으며, 본 실험과 같이 게이트 절연막 엔지니어링을 통하여 효과적으로 누설전류를 줄이고 게이트 용량을 증가시킴으로써 고집적화된 소자의 제작에 유용한 기술로 기대된다.

• Korean Journal of Optics and Photonics
• /
• v.14 no.4
• /
• pp.423-428
• /
• 2003

In a direct modulated semiconductor laser diode. the structural dependence of current blocking layers was studied in view of the leakage current reduction and the bandwidth expansion. To analyze the leakage current and the parasitic effects, the current-voltage derivation characteristics and the subtraction method were used, respectively. It was shown that the‘inin’type current blocking structure might be the best choice for the purpose of the static and dynamic characteristics.

• Journal of the Microelectronics and Packaging Society
• /
• v.5 no.2
• /
• pp.59-64
• /
• 1998

Pt/SiO2/Si 기판구조위에 스크린인쇄법과 졸-겔법에 의해 (Pb, La)TiO3(PLT) 후막 과 박막을 도포시켜 $650^{\circ}C$후속열처리 온도에서 결정화한후 결정특성과 전기적 특성을 조사 하였다. $650^{\circ}C$ 온도에서 후속열처리된 PLT 시료의 경우 전형적인 perovskite 결정구조를 보 여주었다. SEM 단면형상으로부터 Pt 전극과 PLT막 사이에는 비교적 평활한 계면형상을 보여주었다. PLT 후막과 박막시료의 잔류분극(2Pr) 값은 약 1$\mu$C/cm2 으로각각 나타났으며 이와같이 후막 PLT시료에 비해 박막시료의 잔류분극값이 큰이유는 박막시료가 보다 양호 한 결정성을 지니기 때문이었다. 상온부근에서 후막과 박막시료의 초전계수값은 약 1.5nC/cm2.$^{\circ}C$와 4.0nC/cm2.$^{\circ}C$의 값을 각각 나타내었으며 누설전류의 크기는 약 0.3~0.8$\mu$ A/cm2의 비교적 양호한 누설전류 특성을 얻었다.

• The Transactions of the Korean Institute of Power Electronics
• /
• v.5 no.5
• /
• pp.443-450
• /
• 2000

A PWM inverter for an induction motor often has a problem with a high frequency leakage current that flows through stray capacitors between stator windings and a motor frame to ground. This paper proposes a new type of Active Common Mode Voltage Canceler circuit for the reduction of common mode voltage and high frequency leakage current generated by the PWM VSI-fed induction motor drives. The compensating voltage applied by the common made voltage canceler has the same amplitude as, hut the opposite polarity to, the common mode voltage by PWM Inverter. Therefore, common mode voltage and high frequency leakage current can be canceled. The proposed circuit consists of four-level half-bridge inverter and common-mode transformer. Simulated and experimental results show that common mode voltage canceler makes significant contributions to reducing a high frequency leakage current.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2011.08a
• /
• pp.288-288
• /
• 2011

최근 Charge Trap Flash (CTF) Non-Volatile Memory (NVM) 소자가 30 nm node 이하로 보고 되면서, 고집적화 플래시 메모리 소자로 각광 받고 있다. 기존의 CTF NVM 소자의 tunnel layer로 쓰이는 SiO2는 성장의 용이성과 Si 기판과의 계면특성, 낮은 누설전류와 같은 장점을 지니고 있다. 하지만 단일층의 SiO2를 tunnel layer로 사용하는 기존의 Non-Valatile Memory (NVM)는 두께가 5 nm 이하에서 direct tunneling과 Stress Induced Leakage Current (SILC) 등의 효과로 인해 게이트 누설 전류가 증가하여 메모리 보존특성의 감소와 같은 신뢰성 저하에 문제점을 지니고 있다. 이를 극복하기 위한 방안으로, 최근 CTF NVM 소자의 Tunnel Barrier Engineered (TBE) 기술이 많이 접목되고 있는 상황이다. TBE 기술은 SiO2 단일층 대신에 서로 다른 유전율을 가지는 절연막을 적층시킴으로서 전계에 대한 민감도를 높여 메모리 소자의 쓰기/지우기 동작 특성과 보존특성을 동시에 개선하는 방법이다. 또한 터널링 절연막으로 유전률이 큰 High-K 물질을 이용하면 물리적인 두께를 증가시킴으로서 누설 전류를 줄이고, 단위 면적당 gate capacitance값을 늘릴 수 있어 메모리 소자의 동작 특성을 개선할 수 있다. 본 연구에서는 CTF NVM 소자의 trap layer로 쓰이는 HfO2의 두께를 5 nm, blocking layer의 역할을 하는 Al2O3의 두께를 12 nm로 하고, tunnel layer로 Si3N4막 위에 유전율과 Energy BandGap이 유사한 HfAlO와 ZrO2를 적층하여 Program/Erase Speed, Retention, Endurance를 측정을 통해 메모리 소자로서의 특성을 비교 분석하였다.

• Proceedings of the Materials Research Society of Korea Conference
• /
• 2000.11a
• /
• pp.156-156
• /
• 2000

• Proceedings of the Korean Society Of Semiconductor Equipment Technology
• /
• 2007.06a
• /
• pp.86-89
• /
• 2007

실리콘을 사용한 X선 감지 용 센서 어레이 제작에 대해 연구하였다. 단일 센서 소자에서는 필수적인 guard ring구조가 어레이에서는 적절히 설계되지 못할 경우 누설전류 증가를 초래하는 것으로 나타났다. 즉, 누설전류는 공??????층 두께와 능동영역 및 guard ring 구조 간 거리에 매우 민감한 것으로 조사되었다. 또한 다결정 실리콘과 n형 도핑 소스로 인을 활용하는 조합이 결함 gettering을 위한 효율적인 방법임이 입증되었으나 고온 공정과정에 보호되지 않은 채 노출되는 경우에는 효과적이지 못한 것으로 관측되었다. 본 연구에서는 이러한 결과들을 고려하여 어레이를 제작하였으며 우수한 특성을 관찰할 수 있었다.

• Proceedings of the Korean Society of Computer Information Conference
• /
• 2013.07a
• /
• pp.343-344
• /
• 2013

본 연구에서는 RF sputtering법을 이용하여 Si기판 위에 SBN 박막을 증착시켜서, 온도 범위 600~800[$^{\circ}C$]에서 열처리를 하였는데, 650[$^{\circ}C$]에서 열처리된 박막의 경우 표면거칠기는 약 0.42[nm]로 나타났으며, 누설전류밀도는 전압 범위 -5~+5[V]에서 10-5[$A/cm^2$] 이하로 안정된 값을 나타내었다.