• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2009년도 춘계학술대회 논문집
• /
• pp.73-76
• /
• 2009

ZnBo이 첨가된 (Ba,Sr)$TiO_3$ 후막을 이용한 planner capacitor의 전기적 특성을 조사하였다. 후막은 알루미나 기판에 스크린 프린팅기법에 의해서 제작되었고 $1200^{\circ}C$의 온도에서 소결하였다. 출발 물질인 BST의 저온 소결을 위해서 ZnBO를 첨가하였다. ZnBO가 1, 3, 5 wt% 첨가된 경우 소결온도가 $1200^{\circ}C$의 낮은 온도에서 소결되는 것을 확인했으며 ZnBO의 첨가랑이 증가함에 따라서 유전율은 감소하고 유전손실는 증가 하는 현상이 나타났다. 1, 3, 5 wt%의 ZnBO가 첨가된 (Ba,Sr)$TiO_3$는 각각 756, 624, 554의 유전율를 보였다. 또한 ZnBO의 양이 증가함에 따라서 누설전류가 감소되는 것을 확인하였고, ZnBO의 첨가가 grain의 성장과 density가 증가되어 누설전류의 양이 감소하게 되는 것으로 분석되었다.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2010년도 하계학술대회 논문집
• /
• pp.355-356
• /
• 2010

일반도로에서 자유주행이 가능한 온라인 전기자동차(On-Line Electric Vehicle, OLEV)에 적용하기 위해 전류원 급전방식의 직렬-직렬 공진형 자기유도 전력전달시스템(Inductive Power Transfer System, IPTS)을 개발하였다. OLEV용 IPTS에서는 급전선로의 누설 인덕턴스가 크고 집전픽업의 유무에 따라 입력측에 유기되는 전압변동이 심한 특성을 반영하여 급전측에 공진형 전류원을 사용한다. 또한 자화 인덕턴스와 집전픽업의 누설 인덕턴스를 포함하여 변압기를 완전 공진시킨다. 본 논문에서는 이러한 방식의 IPTS에서 최대출력을 전달하기 위한 조건을 찾고, 이로써 최대 출력전류 및 출력전력을 제한하는 요인을 찾아 최적설계를 할 수 있도록 하였다. 또한 실험을 통해 그 타당성을 검증하였다.

• 한국전기전자재료학회논문지
• /
• 제11권10호
• /
• pp.918-923
• /
• 1998

Poly-silicon thin film transistors were fabricated on quartz substrates by high temperature processes. Electrical characteristics were measured and compared for 3 transistor structures of Standard Inverted Gate(SIG), Lightly Doped Drain(LDD), and Dual Gate(DG). Leakage currents of DG and LDD TFT's were smaller that od SIG transistor, while ON-current of LDD transistor is much smaller than that of SIG and DG transistors. Temperature dependence of the leakage currents showed that SIG and DG TFT's had thermal generation current at small drian bias and Frenkel-Poole emission current at hight gate and drain biases, respectively. In case of LDD transistor, thermal generation was the dominant mechanism of leakage current at all bias conditions. It was found that the leakage current was closely related to the reduction of the electric field in the drain depletion region.

• 한국반도체및디스플레이장비학회:학술대회논문집
• /
• 한국반도체및디스플레이장비학회 2003년도 추계학술대회 발표 논문집
• /
• pp.45-49
• /
• 2003

본 논문에서는 gate 산화막을 위한 Hf oxide 박막을 $Hf(dmae)_4$ (dmae=dimethylaminoethoxide) 전구체로 Direct Liquid Injection Metal Organic Chemical Vapor Deposition (DLI-MOCVD)방법을 이용하여 p-type Si(100) 기판 위에 증착하였다. 이 전구체를 이용하여 $150^{\circ}C$의 낮은 증착 온도에서도 낮은 carbon 농도와 roughness를 가지는 양질의 박막을 증착할 수 있었다. 증착된 박막은 비정질 구조를 나타내었지만 annealing 온도를 증가시킴에 따라서 결정성(monoclinic phase)을 나타내었다. $500{\AA}$으로 증착한 박막을 C-V 와 I-V curve를 통하여 전기적 특성을 평가하였다. 열처리 온도가 증가함에 따라 유효유전상수(k)는 증가하지만 열처리 온도가 $900^{\circ}C$ 이상이 되면 계면층의 형성에 의해 유효유전상수는 감소하게 되고 이에 따라 누설 전류도 감소하게 된다. 산소분위기 $800^{\circ}C$에서 annealing한 $HfO_2$ 박막의 유전상수는 20.1이고, 누설 전류 밀도는 SV에서 $2.2\times10^{-6}A/\textrm{cm}^2$ 로 좋은 전기적 특성을 가진다.

• 한국반도체및디스플레이장비학회:학술대회논문집
• /
• 한국반도체및디스플레이장비학회 2003년도 추계학술대회 발표 논문집
• /
• pp.42-44
• /
• 2003

최근 logic 소자의 gate oxide로 기존의 $SiO_2$, SiON보다 고유전, 작은 누설전류를 가지는 물질의 개발이 중요한 이슈가 되고 있다. 본 실험실에서는 Si 기판위에 $HfO_2$ 를 바로 증착하는 경우, 기판의 Si 이박막내로 확산하여 유전율이 저하되는 문제점을 인식하고, 기판과 $HfO_2$ 사이에 $AlO_x$를 방지막으로 사용하였다. 이 때, $AlO_x$의 Al precursor 는 TMA 로 고정하고, 산화제로는 $H_2O, O_2$-plasma, O_3$ 를 각각 사용하였다. 모든 $AlO_x/HfO_y$ 박막에서 매우 우수한 누설전류특성을 얻을 수 있었는데, 특히 $O_3$ 를 산화제로 사용한 $AlO_x$ 방지막의 경우 가장 우수한 특성을 보였다. 또한 질소 분위기에서 $800^{\circ}C$ 10 분간 열처리한 후, 방지막을 사용한 모든 경우에서 보다 향상된 열적 안정성을 관찰할 수 있었다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2005년도 제36회 하계학술대회 논문집 B
• /
• pp.1358-1360
• /
• 2005

본 논문에서는 비접촉 전원장치와 같이 누설인덕턴스가 큰 공진형 컨버터에서 스위치단과 공진 탱크 사이에 강압형 매칭 트랜스포머를 삽입하여 스위치의 공진 전류를 줄이는 방법을 제안하였다. 누설인덕턴스가 큰 공진형 컨버터에 강압형 매칭 트랜스포머를 추가함으로써, 일차측의 입력 임피던스를 증가시켜 동일 전압에 대하여 전류의 크기를 작게 하고, 또한 전압과 전류의 위상을 거의 일치시켜 무효 전력 성분을 감소시킬 수 있다. 본 논문에서는 비접촉 트랜스포머의 파라메타 측정을 통하여 비접촉 트랜스포머의 등가화 회로를 구현하였고, 일반 비접촉 트랜스포머와 강압형 매칭 트랜스포머를 추가한 트랜스포머의 전압 이득과 입력 임피던스 특성을 해석하였다. 강압형 매칭 트랜스포머의 특성을 검증하기 위하여 30kW급 비접촉 전원장치를 제작하여 실험하였다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2008년도 추계학술대회 논문집 Vol.21
• /
• pp.225-225
• /
• 2008

PLZT 박막을 Pt/Ti/$SiO_2$/Si 기판 위에 RF-마그네트론 스퍼터링방법으로 형성할 때 기판온도에 따른 PLZT 박막의 결정성과 전기적 특성 및 강유전 특성에 미치는 영향에 관하여 연구하였다. 하부전극 Pt와 PLZT 박막 사이에는 완충층으로 $TiO_2$를 사용하여 계면에서의 상호확산을 제어하면서 우수한 물성의 PLZT 박막을 얻고자 하였으며, 여러 기판온도에서 PLZT 박막을 증착한 후, 박막의 결정화를 위해 급속열처리법으로 $700^{\circ}C$로 후열처리하였다. 그 결과 기판온도 $400^{\circ}C$에서 증착한 PLZT 박막이 가장 우수한 특성을 나타내었으며, 이때의 잔류분극과 누설전류밀도는 각각 15.8 ${\mu}C/cm^2$, $5.4\times10^{-9}A/cm^2$ 이였다. 그러나 $500^{\circ}C$에서는 결정립 조대화현상이 나타나면서 잔류분극과 누설전류밀도는 9 ${\mu}C/cm^2$, $3.09\times10^{-7}A/cm^2$로 특성이 저하되었다.

• 한국인터넷방송통신학회논문지
• /
• 제17권1호
• /
• pp.231-236
• /
• 2017

다층 유전체 격자에 입사하는 평면파에 의해 생성 된 공간 고조파들은 GMR 특성으로 알려진 강한 공진 산란 변화를 겪는다. 이러한 효과를 명확히 분석하기 위하여 본 논문에서는 산란 문제의 정확한 등가전송선로 이론(RETT)을 사용하여 격자 영역 내부의 전파특성과 분산곡선을 조사하였다. 그 결과, 산란 공진의 최대 크기에서 산란된 모드와 격자 구조에 의하여 발생하는 누설 모드가 거의 동일하다는 것을 알 수 있었다. 따라서 누설파의 자유 공명 특성과 관련된 GMR 효과가 다층 유전체 격자구조에서 발생한다는 이전 연구를 확인하고 일반화하였다. 전형적인 격자의 공진특성을 보여주는 정량적인 수치해석 결과가 주어졌으며 TM 모드가 반사면에 수직 입사된 특수한 경우를 논의하였다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2010년도 제39회 하계학술대회 초록집
• /
• pp.186-186
• /
• 2010

소자의 축소화에 따라 floating gate 형의 flash 메모리 소자는 얇은 게이트 절연막 등의 이유로, 이웃 셀 간의 커플링 및 게이트 누설 전류와 같은 문제점을 지니고 있다. 이러한 문제점을 극복하기 위해 charge trap flash 메모리 (CTF) 소자가 연구되고 있지만, CTF 메모리 소자는 쓰기/지우기 속도와 데이터 보존 성능간의 trade-off 관계와 같은 문제점을 지니고 있다. 최근, 이를 극복하기 위한 방안으로, 다른 유전율을 갖는 유전체들을 적층시킨 터널 절연막을 이용한 Tunnel Barrier Engineered (TBE) 기술이 주목 받고 있다. 따라서, 본 논문에서는 TBE 기술을 적용한 MIS-capacitor를 높은 유전율을 가지는 Al2O3와 HfO2를 이용하여 제작하였다. 이를 위해 먼저 Si 기판 위에 Al2O3 /HfO2 /Al2O3 (AHA)를 Atomic Layer Deposition (ALD) 방법으로 약 2/1/3 nm의 두께를 가지도록 증착 하였고, Aluminum을 150 nm 증착 하여 게이트 전극으로 이용하였다. Capacitance-Voltage와 Current-Voltage 특성을 측정, 분석함으로써, AHA 구조를 가지는 터널 절연막의 전기적인 특성을 확인 하였다. 또한, high-k 물질을 이용한 터널 절연막을 급속 열처리 공정 (Rapid Thermal Annealing-RTA) 과 H2/N2분위기에서 후속열처리 공정 (Post-RTA)을 통하여 전기적인 특성을 개선 시켰다. 적층된 터널 절연막은 열처리를 통해 터널링 전류의 민감도의 향상과 함께 누설전류가 감소됨으로서 우수한 전기적인 특성이 나타남을 확인하였으며, 적층된 터널 절연막 구조와 적절한 열처리를 이용하여 빠른 쓰기/지우기 속도와 전기적인 특성이 향상된 비휘발성 메모리 소자를 기대할 수 있다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2008년도 하계학술대회 논문집 Vol.9
• /
• pp.139-140
• /
• 2008

최근 누설전류를 줄이기 위해서 게이트 산화막에 대한 연구가 활발히 진행되고 있다. 게이트 산화막에 유전상수가 큰 high-k 물질을 적용시킴으로서 누설 전류를 줄일 수 있어 특성의 향상을 가져다 줄 수 있다. 본 연구에서는 여러 high-k 물질중 $CeO_2$를 블로킹 산화막에 적용시켰다. $CeO_2$는 높은 유전상수를 가지고 있고 실리콘과 화학적으로 안정한 물질이어서 좋은 특성을 기대할 수 있다. 본 연구에서는 Al/$CeO_2/SiN_x/SiO_xN_y$/Si 의 MINOS 구조를 만들고 $CeO_2$ 두께변화에 따른 MINOS 구조의 전기적인 특성을 측정하였다. 그 결과 $CeO_2$의 박막 두께가 40nm 일 때 더 좋은 특성이 나타난다.