• Korean Journal of Air-Conditioning and Refrigeration Engineering
• /
• v.16 no.12
• /
• pp.1197-1203
• /
• 2004

This study investigates the air leakage and heat transfer characteristics of a rotary-type air-to-air heat exchanger with a fiber polyester matrix. The leakage airflow rate is measured using a tracer gas method for various ventilation rates and rotational speeds of the matrix wheel. A correlation equation for air leakage is obtained by combining the pressure leakage and the carryover leakage. The pressure leakage is observed to be a function of ventilation airflow rate only, and the carryover leakage is found to be a linear function of rotational speed. The real efficiency of the heat exchanger can be obtained from its apparent efficiencies by taking into account the air leakage ratio. As the ventilation rate increases, the heat recovery efficiency decreases. As the rotational speed of the matrix increases, the efficiency increases initially but reaches a constant value for the rotational speeds over 10 rpm.

• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.38 no.5
• /
• pp.17-17
• /
• 2001

고유전 (Ba, Sr)TiO₃ (BST) 박막을 이용한 DRAM storage capacitor의 저전계 영역에서의 전하손실을 발생시키는 커패시터의 누설전류는 유전완화전류와 진성 누설전류로 이루진다고 알려져 있다. 특히, 기가급 DRAM의 동작 전압(~IV)에서 유전완화전류가 진성 누설전류에 비해 훨씬 크기 때문에 이에 대한 심도 있는 연구가 필요하다. 본 연구에서는 thermally stimulated current (TSC) 측정법을 BST 박막에 처음으로 적용하여 트랩의 에너지 level 및 공정변화에 따른 트랩 밀도의 상대적 평가를 하였다. 그리고, 기존에 사용되던 전류-전압(I-V) 측정이나 전류-시간(I-t) 측정과 비교 및 분석함으로써 유전완화 전류의 원인을 규명하고 TSC 측정법의 신뢰성을 살펴보았다. 먼저 안정적인 TSC 측정을 위해 전계, 시간, 온도 및 승온속도에 따른 polarization condition을 알아보았다 이 조건을 이용한 TSC 측정으로부터 BST 박막에서의 트랩의 energy level이 0.20(±0.01) eV와 0.45(±0.02) eV임을 알 수 있었다. Rapid thermal annealing (RTA)을 이용한 후속 열처리에 따른 TSC 측정을 통하여 이 트랩들이 산소결핍(oxygen vacancy)에 기인함을 확인할 수 있었다. MIM BST 커패시터의 열처리에 대한 TSC 특성은 전류-전압(I-V) 및 전류-시간(I-t) 특성과 같은 경향성을 보인다. 이것은 TSC 측정이 BST 박막내의 트랩을 평가하는데 있어서 매우 효과적인 방법이라는 것을 보여준다.

• Journal of the Korean Institute of Illuminating and Electrical Installation Engineers
• /
• v.21 no.10
• /
• pp.82-88
• /
• 2007

This paper presents the thermal and electrical characteristics of ZnO arrester blocks under the AC voltages. The leakage currents of ZnO arrester blocks were measured as a function of the time. The temperature distributions of ZnO arrester blocks were observed by the thermal image infrared camera. The degradation and thermal runaway of ZnO arrester blocks were closely related to the temperature limit of ZnO arrester blocks which being decided heat generation and dissipation. The temperature and leakage current of ZnO arrester blocks were sensitively changed in a resistance of ZnO arrester blocks. As a result, the degradation and thermal runaway of ZnO arrester blocks depend on the temperature and leakage current of ZnO arrester blocks.

• Journal of the Microelectronics and Packaging Society
• /
• v.13 no.1 s.38
• /
• pp.17-22
• /
• 2006

Ferroelectric PZT thin films were formed by 2-step sputtering and their dielectric properties and conduction mechanisms were investigated. Also. donor impurity doping was tried to compensate the carriers in PZT thin films. The leakage current density was able to reduce to $10^{-7}A/cm^2$ order by 2-step sputtering with thickness control of room temp.-layer. The conduction mechanism was confirmed as bulk-limited, and optimum donor impurities on PZT thin film were taken. Especially, leakage current characteristics was improved to $10^{-8}A/cm^2$ order in donor-doped PZT thin films formed by 2-step sputtering.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2011.08a
• /
• pp.264-264
• /
• 2011

1T-1C로 구성되는 기존의 dynamic random access memory (DRAM)는 데이터를 저장하기 위해 적절한 커패시턴스를 확보해야 한다. 따라서 커패시터 면적으로 인한 집적도의 한계에 직면해있으며, 이를 대체하기 위한 새로운 DRAM인 1T- DRAM이 연구되고 있다. 기존의 DRAM과 달리 silicon-on-insulator (SOI) 기술을 이용한 1T-DRAM은 데이터 저장을 위한 커패시터가 요구되지 않는다. 정공을 채널의 중성영역에 축적함으로서 발생하는 포텐셜 변화를 이용하며, 이때 발생하는 드레인 전류차를 이용하여 '0'과 '1'을 구분한다. 기존의 완전공핍형 평면구조의 1T-DRAM은 소스 및 드레인 접합부분에서 발생하는 누설전류로 인해 '0' 상태의 메모리 유지특성이 열화되는 단점을 가지고 있다. 따라서 메모리의 보존특성을 향상시키기 위해 소스/드레인 접합영역을 줄여 누설전류를 감소시키는 구조를 갖는 1T-DRAM의 연구가 필요하다. 또한 고유전율을 가지는 Si3N4를 이용한 oxide-nitride-oxide (ONO)구조의 게이트 절연막을 이용하면 동일한 두께에서 더 낮은 equivalent oxide thickness (EOT)를 얻을 수 있기 때문에 보다 저 전압에서 1T-DRAM 동작이 가능하여 기존의 SiO2 단일층을 이용한 1T-DRAM보다 동일 전압에서 더 큰 sensing margin을 확보할 수 있다. 본 연구에서는 누설전류를 감소시키기 위하여 소스 및 드레인이 채널위로 올려진 recessed channel 구조에 ONO 게이트 절연막을 적용한 1T-DRAM을 제작 및 평가하고, 본 구조의 1T-DRAM적용 가능성 및 ONO구조의 게이트 절연막을 이용한 sensing margin 개선을 확인하였다.

• Proceedings of the KIEE Conference
• /
• 2015.07a
• /
• pp.748-749
• /
• 2015

본 논문에서는 권선사양에 따른 10kW급 동 다이캐스팅 고속 유도전동기의 전자기적 특성과 전기기기의 진동을 발생시키는 고정자 치의 가진력을 분석하였다. 회전자 모델과 코일의 점적률은 일정하게 유지하면서 턴 수, 코일단면적, 고정자 슬롯의 형상을 변경하였다. 이에 따라 1, 2차 측 저항과 누설리액턴스 성분이 변화함을 확인하였고, 저항과 누설리액턴스 성분의 변화가 유도전동기의 토크, 자속밀도, 효율 특성 및 고정자 치의 가진력에 미치는 영향에 대해 분석하였다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2014.02a
• /
• pp.301.2-301.2
• /
• 2014

집적회로의 밀도가 높이기 위해 단일 소자의 크기를 줄이는 과정에서 발생하는 소자의 성능 저하를 줄이기 위해 새로운 구조 및 구성 물질을 변경하는 연구가 활발하게 진행되고 있다. 기존의 평면 구조를 변형한 3차원 구조의 n-channel FinFet는 소자의 구성 물질을 바꾸지 않고도 쇼트 채널효과와 누설전류를 줄일 수 있다. 다양한 구조의 유전 물질을 응용한 n-channel FinFEET은 기존의 n-channel FinFET보다 소자의 크기를 줄일 수 있는 가능성을 제시하고 있다. FinFETs에 관한 많은 연구가 진행되어 왔지만, 유전체 물질을 이용한 n-channel FinFETs의 구조에 대한 연구는 매우 적다. 본 연구는 FinFET의fin channel 영역에 유전 물질을 삽입하여 그 영향을 분석한 연구이다. FinFET의 fin channel 영역에 유전 물질을 삽입하여 평면 구조의 MOSFET에서 fully depletion SOI 구조와 같은 동작을 하도록 만들었다. 유전 물질을 삽입한 FinFET 소자의 전기적 특성을 3차원 TCAD 시뮬레이션을 툴을 이용하여 계산하였다. 유전 물질을 삽입한 n-channel FinFET에서 전자 밀도와 측면 전계의 영향이 기존의 FinFET보다 좋은 특성을 확인하였다. 또한 유전물질을 삽입한 FinFETs은 subthershold swing, 누설전류, 소비전력을 줄여 주었다. 이러한 결과는 n-Channel FinFETs의 성능을 향상시키는데 많은 도움이 될 것이다.

• Journal of the Korean Institute of Telematics and Electronics T
• /
• v.35T no.3
• /
• pp.113-119
• /
• 1998

In this paper, the error sidelobe level and signal to noise loss from the numerical analysis using the modelling of quadrature coherent detector in the case that the channel imbalance and with local oscillator leakage is considered. From the numerical results, the error sidelobe level and signal to noise loss that with the gain and phase imbalance(0.8(dB)J5(dog)) is (-21.322[dB], -0.0071[dB]), (-11.6839[dB], -0.0059[dB]) in the case that the channel imbalance and with local oscillator leakage is considered.

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2006.06a
• /
• pp.238-239
• /
• 2006

본 논문은 게이트 절연막에 OTS(n-octadecy trichlorosilance) 혼합용액을 이용하여 SAMs(Self-Assembled Monolayers)막을 형성하였다. OTS 혼합용액은 OTS를 0.1w%와 0.5w% 각각을 클로로포름 30w%와 헥산 70w%에 혼합하여 만들었다. 이 혼합용액을 게이트 절연막위에 표면처리하였다. 활성층인 Pentacene이 게이트 절연막 위에 증착될 때, OTS 혼합용액의 비에 따라 누설전류특성을 보았다. OTS를 0.1w% 처리한것이 0.5w%보다 누설전류가 더 작게 나타났다. 결과적으로 OTFT의 게이트 절연막의 절열특성은 향상시키는데 OTS 혼합용액의 비가 큰 영향을 준다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2013.02a
• /
• pp.372-372
• /
• 2013

기존의 MOSFET 구조의 소자는 비례 축소에 의한 단 채널효과, 누설전류, 신뢰성 문제 같은 어려움에 직면해 있다. 이로 인해 20 nm 이하 소자 크기에서 기존의 MOSFET을 대체할 여러가지 차세대 소자에 대한 연구가 활발히 진행 되고 있다. 그 중에서 FinFET 소자는 비례 축소에 용이하고 누설전류 문제에 대한 장점으로 인해 활발한 연구가 진행되고 있다. 기존의 FinFET 소자에 대한 연구는 FinFET 구조를 이용한 메모리 소자의 전기적 특성의 향상, fin의 크기에 따른 소자의 특성 변화와 FinFET 구조의 물질 변화에 따른 전기적 특성 변화에 대한 연구가 많이 이루어져 왔다. 실제 공정에서의 fin의 형태 변화에 따른 전기적 특성변화에 대한 연구가 필요하다. 본 연구에서는 fin의 모서리의 모양의 변화에 따른 FinFET 소자의 전기적 특성 변화를 관찰하였고 전하 수송 메커니즘을 규명하였다. 실제 FinFET 소자의 공정에서 fin의 형태는 이상적인 직육면체 모양이 아니라 옆면이 기울고 모서리가 곡선이 되게 된다. 이로 인한 전자의 이동도 변화로 인해 소자의 성능이 변화하게 된다. FinFET의 경우 채널을 구성하는 fin의 각 면의 Si의 orientation이 다르다. 또한 fin의 모서리의 모양이 변화 함에 따라 채널영역의 orientation이 변화 하게 된다. 이에 따라 fin의 모서리 모양의 변화에 따른 소자의 전기적 특성 변화를 multi-orientation mobility model을 포함한 three-dimensional TCAD 시뮬레이션을 통해 계산하였다. 옆면과 윗면이 만나는 모서리의 모양의 곡률의 크기를 증가하여 다양한 fin의 형태에서 전기적 특성을 관찰하였다. Fin의 옆면과 윗면이 만나는 모서리의 곡률이 증가함에 따라 depletion 영역의 크기 변화와 채널에서의 전자의 밀도와 이동도의 변화를 관찰하였고 이를 토대로 fin의 형태 변화가 FinFET 소자의 전기적 특성에 미치는 영향을 조사하였다.