• 한국지능정보시스템학회:학술대회논문집
• /
• 한국지능정보시스템학회 2003년도 춘계학술대회
• /
• pp.469-473
• /
• 2003

다층 구조 신경망에서 널리 사용되는 오류 역전파 알고리즘은 초기 가중치와 불충분한 은닉층의 노드수로 인하여 지역 최소화에 빠질 가능성이 있다. 따라서 본 논문에서는 오류 역전파 알고리즘에서 은닉층의 노드 수를 설정하는 문제와 ARTI에서 경계 변수의 설정에 따라 인식률이 저하되는 문제점을 개선하기 위하여 ARTI과 Max-Min 신경망을 결합한 퍼지 다층 퍼셉트론을 제안한다. 제안된 자가 생성을 이용한 퍼지 다층 퍼셉트론은 입력층에서 은닉층으로 노드를 생성시키는 방식은 ARTI을 적용하였고, 가중치 조정은 특정 패턴에 대한 저장 패턴을 수정하도록 하는 winner-take-all 방식을 적용하였다. 제안된 학습 방법의 성능을 평가하기 위하여 학생증 영상을 대상으로 실험한 결과, 기존의 오류 역전파 알고즘보다 연결 가중치들이 지역 최소화에 위치할 가능성이 줄었고 학습 속도 및 정체 현상이 개선되었다.

• 한국콘텐츠학회논문지
• /
• 제10권5호
• /
• pp.99-106
• /
• 2010

다층퍼셉트론 혹은 전방향 신경회로망이 임의의 함수를 근사시킬 수 있다는 이론적 연구결과에 기초하여 많은 분야에 응용되고 있다. 이 다층퍼셉트론을 실제 문제에 응용하는 경우에 여러 가지 파라미터 혹은 학습 방법 등을 결정하여야 한다. 이 논문에서는 패턴인식 문제에 다층퍼셉트론을 적용하는 경우에 실제 결정하여야 할 파라미터의 결정방법과 학습 방법에 대하여 논의한다. 이 논의는 각층의 노드 수 결정 방법, 다층 퍼셉트론의 가중치 초기화, 그리고, 성능향상을 위하여 학습에 사용되는 여러 가지 오차 함수, 데이터 불균형 문제의 학습, 깊은 구조 등을 다루었다.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2000년도 제13회 춘계학술대회 및 임시총회 학술발표 논문집
• /
• pp.410-413
• /
• 2000

전자상거래(Electronic Commerce)는 워크플로우를 이용하여 기존 상거래에서 나타나는 유통 구조상의 문제점을 개선할 수 있다. 전자상거래의 거래 패턴은 기존 상거래의 패턴과는 달리 각 노드간 네트워크를 기반으로 형성된다. 본 고에서는 전자상거래를 네트워크기반에서 조명하고, 거래 패턴에 따른 가치사슬 워크플로우 모델 특성을 분석하였다. 소비자-소매점-제조업-배송 노드간에 발생하는 처리 절차를 기술하였다. 또한, 워크플로우 데이터 분류, 고려사항 등을 기술하였다.

• 한국통신학회논문지
• /
• 제36권7A호
• /
• pp.662-668
• /
• 2011

본 논문에서는 MANET (Mobile Ad hoc Network)를 위한 가장 대표적인 라우팅 프로토콜인 AODV (Ad hoc On-demand Distance Vector)와 OLSR (Optimized Link State Routing)의 성능을 노드 이동성 모델에 따라 분석한다. 노드의 이동성은 망 토폴로지의 변화를 일으키므로 라우팅 프로토콜의 성능에 많은 영향을 미친다. 따라서, MANET 라우팅 프로토콜의 성능을 정확하게 평가하기 위해서는 노드의 이동 패턴에 가장 적합한 이동성 모델을 사용하는 것이 무엇보다 중요하다. 본 논문에서는 기존 MANET 라우팅 프로토콜 성능분석에 가장 많이 사용되고 있는 random way point 모델과 최근에 실제 인간의 이동 패턴과 가창 유사하다고 발표된 Levy walk 모델을 기반으로 AODV와 OLSR의 성능을 ns-2 시뮬레이션을 통해 비교 분석한다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2000년도 봄 학술발표논문집 Vol.27 No.1 (A)
• /
• pp.597-599
• /
• 2000

대규모 병렬 컴퓨터에서 메시지를 가진 한 노드에서 다른 모든 노드들로 그 메시지를 전달하는 방송은 데이터의 복제, 신호 처리와 같은 다양한 응용프로그램에서 이용되는 중요한 통신 패턴이다. 매크로-스타 그래프는 스타 그래프를 기본 모듈로 가지면서 스타 그래프가 갖는 노드 대칭성, 최대 고장 허용도, 계층적 분할 성질을 갖고, 스타 그래프보다 망 비용이 개선된 상호 연결망으로 최근에 제안되었다. 본 논문에서는 매크로-스타 그래프의 계층적 분할 성질과 기본 모듈을 이용한 매크로-스타 그래프에서의 일-대-다 방송알고리즘을 제안한다.

• 한국정보통신학회논문지
• /
• 제18권7호
• /
• pp.1721-1726
• /
• 2014

유비쿼터스 컴퓨팅의 핵심 기술인 센서 네트워크 기술이 각광을 받으면서 다양한 종류의 센서 노드로 구성된 센서 네트워크에 대한 연구가 활발히 진행되고 있다. 센서 네트워크 어플리케이션들의 주요 트래픽 패턴은 몇몇의 센서 노드들로부터 싱크 노드로 패킷을 전송하는 타입의 단일 방향성 데이터 수집형태로 구성되어있으며 소스 노드, 중간 노드, 싱크 노드에 이르기 까지 각각 자신의 상위 노드를 곧 바로 깨움으로써 지연의 감소와 에너지 효율성을 이끌어냈다. 본 논문에서는 센서 노드의 지연 감소를 위해 2계층 클러스터 구조를 제시하고 이에 기존에 사용한 라우팅 프로토콜을 네트워크 시뮬레이션을 통해 비교 분석하였다.

• 한국컴퓨터정보학회논문지
• /
• 제14권5호
• /
• pp.103-117
• /
• 2009

최근 MANET(Mobile Ad-Hoc Network)에서 보안요소를 추가한 라우팅 연구가 활발히 진행되어왔다. 그러나 기존 연구들은 secure 라우팅 또는 패킷 자체에 대한 악의적인 행위 탐지 중 어느 한 측면에 대해서만 연구가 되어왔다. 본 논문에서는 패킷 자체에 대한 악의적인 행위 및 라우팅 측면에서 보안 요소를 모두 고려한 SRPPnT(A Secure Routing Protocol in MANET based on Malicious Pattern on Node and Trust Level)를 제안한다. SRPPnT는 악의적인 행위가 이루어진 노드를 확인하여 각 노드에 대한 신뢰수준을 측정 후, 획득한 각 노드의 신뢰수준에 따라 라우팅 경로를 설정함으로써 패킷 및 라우팅 경로 설정에 대해 이루어질 수 있는 악의적인 행위를 효율적으로 대응할 수 있다. SRPPnT는 AODV(Ad-Hoc On-Demand Distance Vector Routing)를 기반으로 하였다. NS 네트워크 시뮬레이션 결과를 통해, 제안된 SRPPnT는 기존 프로토콜보다 네트워크 부하를 감소시킨 상태에서 악의적인 노드의 보다 정확하고 신속한 식별과 secure한 라우팅이 이루어짐을 확인하였다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2013년도 추계학술대회
• /
• pp.733-736
• /
• 2013

유비쿼터스 컴퓨팅의 핵심 기술인 센서 네트워크 기술이 각광을 받으면서 다양한 종류의 센서 노드로 구성된 센서 네트워크에 대한 연구가 활발히 진행되고 있다. 센서 네트워크 어플리케이션들의 주요 트래픽 패턴은 몇몇의 센서 노드들로부터 싱크 노드로 패킷을 전송하는 타입의 단일 방향성 데이터 수집형태로 구성되어있으며 소스 노드, 중간 노드, 싱크 노드에 이르기 까지 각각 자신의 상위 노드를 곧 바로 깨움으로써 지연의 감소와 에너지 효율성을 이끌어냈다. 본 논문에서는 센서 노드의 지연 감소를 위해 2계층 클러스터 구조를 제시하고 이에 기존에 사용한 라우팅 프로토콜을 네트워크 시뮬레이션을 통해 비교 분석하였다.

• 대한전자공학회논문지SD
• /
• 제38권4호
• /
• pp.292-301
• /
• 2001

IDDQ 테스트는 CMOS VLSI 회로에서 발생 가능한 여러 종류의 물리적 결함을 효율적으로 검출 할 수 있는 테스트 방식이다. 본 논문에서는 CMOS에서 발생 빈도가 가장 높은 합선고장을 효과적으로 검출할 수 있는 IDDQ 테스트 알고리즘을 이용하여 패턴 생성기를 개발하였다. 고려한 합선고장 모델은 회로의 레이아웃 정보에 의존하지 않으며, 내부노드 혹은 외부노드에 한정시킨 합선고장이 아닌 테스트 대상회로의 모든 노드에서 발생 가능한 단락이다. 구현된 테스트 패턴 생성기는 O(n2)의 복잡도를 갖는 합선고장과 전압 테스트 방식에 비해 상대적으로 느린 IDDQ 테스트를 위해서 새롭게 제안한 이웃 조사 알고리즘과 고장 collapsing 알고리즘을 이용하여, 빠른 고장 시뮬레이션 시간과 높은 고장 검출율을 유지하면서 적은 수의 테스트 패턴 생성이 가능하다. ISCAS 벤치마크 회로의 모의실험을 통하여 기존의 다른 방식보다 우수한 성능을 보였다.

• 한국정보과학회논문지:컴퓨팅의 실제 및 레터
• /
• 제16권1호
• /
• pp.130-134
• /
• 2010

기존에 제안된 XML 레이블링 기법은 XML 문서 변경 시, 문서 내 노드들의 구조 관계를 정확하게 유지하기 위해 재레이블링을 수행하거나 한 노드의 레이블이 많은 정보를 표현할 수 있는 레이블링 기법을 사용한다. 하지만, 대용량 XML 문서 내에서의 재레이블링은 많은 비용이 요구되고, 많은 정보를 표현할 수 있는 레이블링 기법은 많은 저장 공간이 요구돼 질의 처리 성능이 저하되는 문제를 야기한다. 그래서 본 논문에서는 재레이블링을 피하고 질의 처리 성능을 향상시키기 위해 최적화된 저장 공간을 사용하는 비트-패턴 기반의 레이블링 기법을 제안한다. 제안하는 비트-패턴 기반의 레이블링 기법은 노드들의 구조관계를 하나의 비트열에 표현함으로써 기존에 제안된 레이블링 기법들에 비해 우수한 성능을 가진다.