• Proceedings of the Optical Society of Korea Conference
• /
• 2001.02a
• /
• pp.76-77
• /
• 2001

리소그래피 공정은 반도체 공정에 있어서 그 선폭과 집적도를 결정짓는 핵심 공정이다 이러한 리소그래피 공정 중 만들고자 하는 패턴을 사진전사에 의해서 형성해주는 도구인 노광장비는 광학계, 스테이지계, 제어계로 구성되는 데, 여기에서는 이 중에서 광학계를 중심으로 노광장비를 설명한다. 노광장비의 기본적인 형태는 그 사용되는 광학계에 파라서 결정되는데, 크게 나누어서 밀착 노광 방식과 투영 노광 방식이 있다. (중략)

• Proceedings of the Korean Society of Precision Engineering Conference
• /
• 2004.05a
• /
• pp.223-223
• /
• 2004

반도체 및 TFT LCD 제조 공정에서 핵심 공정인 Photo 공정은 PR(Photo Resist, 감광액) Coating -) Exposure(노광) -. Develop(현상)으로 이루어져 있다. 이중 Exposure 공정에 사용되는 장치가 노광장비이다. 노광장비는 Mask Aligner 라고도 불리는데, 그만큼 정렬기술이 노광장비에서는 중요하다. 반도체 및 TFT LCD 는 여러 충의 회로를 쌓아감으로써 층과 층간의 전기적 작용으로 생성되는 Tr.(Transistor) 또는 Diode 등의 수동소자를 집적하는 기술로 제조되는 것으로, 층과 층간의 전기적 작용이 설계한 바와 같이 이루어지기 위해선, 층과 층 사이의 정렬이 정확히 이루어져야 한다.(중략)

• Journal of the KSME
• /
• v.50 no.1
• /
• pp.32-36
• /
• 2010

이 글에서는 전형적인 포토리소그래피 공정을 변형 적용하여 다양한 모양의 3차원 감광막 구조물을 형성할 수 있는, 다중노광 단일현상 고정, 다중코팅 단일노광 공정, 디퓨저 리소 그래피 공정, 리플로 공정 등 네 가지 기술을 소개한다.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2021.05a
• /
• pp.505-508
• /
• 2021

반도체 회로의 미세화로 단위 공정이 증가하면 TAT(turn-around time) 증가에 따른 제조 비용이 늘어난다. 반도체 공정 중 포토 공정은 마스크의 회로를 웨이퍼에 전사하는 공정으로 전사를 담당하는 노광장비의 성능에 의해 회로의 정확성이 결정된다. 이런 정확성을 검증하는 계측공정은 회로의 미세화가 진행될수록 필요성은 증가하나 TAT 증가의 주된 요인으로 최근 기계학습을 사용한 다양한 예측 모형들의 개발로 계측 결과를 예측하는 실험들이 진행되고 있다. 본 논문은 노광장비 센서들의 이상값을 감지하여 분류 후 계측공정을 진행하는 LFDC(Lithography Fault Detection and Classification) 시스템의 문제인 분류 성능이 떨어지는 것을 해결하기 위해 XGBoost를 사용하여 계측공정을 진행하지 않고 노광장비 센서의 이상값을 학습된 학습기를 통해 분류하여 포토 공정을 재진행하거나 다음 공정을 진행하는 방법을 실험하였다. 실험에서 사용된 계측 결과 예측 모형은 89%의 정확도를 확보하였고 반도체 데이터 특성인 심각한 불균형의 데이터에 대해서도 같은 정확도를 얻었다. 이런 결과는 노광장비 센서들의 이상값에 대해 89%는 정상으로 판단하였고 정상으로 판단한 웨이퍼를 실제 계측 시 예측과 같은 결과를 얻었다. 계측 결과 예측 모형을 사용하면 실제 계측을 진행하지 않고 노광장비 센서들의 이상값에 대한 판정을 할 수 있어 TAT 단축으로 제조 비용감소, 계측 장비 부하 감소 및 효율 향상을 할 수 있다. 하지만 본 논문에서는 90%의 성능을 보이는 계측 결과 예측 모형으로 여전히 10%에 대해서는 실제 계측이 필요한 문제에 대해 추후 더 연구가 필요하다.

• The Optical Journal
• /
• v.14 no.3 s.79
• /
• pp.51-53
• /
• 2002

2002년 초에 Dataquest에 의해 발표된 시장전망에 의하면, 2003년 이후 3$~$4년간 엑시머 레이저를 이용한 DUV 노광장비 시장은 큰 폭으로 확대될 것으로 전망하고 있으며, DRAM 수요의 증가와 12인치(300mm) 공정의 가속화가 그 예상을 뒷받침 하고 있다. 특히, KrF엑시머 레이저 공정 이후에 도입될 ArF엑시머 레이저 시장의 확대가 주목된다.

• Proceedings of the International Microelectronics And Packaging Society Conference
• /
• 2002.05a
• /
• pp.241-246
• /
• 2002

극자외선 노광공정(EUVL: Extreme Ultraviolet Lithography)은 반도체 공정에서 0.1$\mu\textrm{m}$ 이하의 해상도를 실현하기 위해 연구되고 있는 유력한 차세대 노장공정(NGL: Next Generation Lithography)이다. [1] 본 연구에서는 극자외선 노광공정에서 사용되는 반사형 다층박막 미러를 제조하기 위해서 직접 제작한 전산모사 도구를 이용하여 130~135$\AA$의 파장 영역에서 고반사도를 가지는 효율적인 다층박막의 구조인자를 예측하였으며, 그러한 구조인자를 실현하기 위해서 상온(~300K)에서 마그네트론 스퍼터링을 이용하여 다층박막을 증착하였다. 증착조건 중에서, 공정압력에 따른 다층박막 계면 성장의 질적 의존성이 나타났으며, 결과적으로는 낮은 공정압력에서 더좋은 계면특성을 가지는 다층박막이 형성되었다. 다층박막의 구성물질로 Ru, Mo, Si을 사용하였으며, 다층박막의 구조분석은 high/low angle XRD, 단면 TEM images 등을 이용하여 분석되었다.

• Transactions of the Korean Society of Mechanical Engineers A
• /
• v.40 no.8
• /
• pp.731-736
• /
• 2016

Three-dimensional (3D) high-aspect-ratio (HAR) microstructures for biomedical applications (e.g., microneedle, microadhesive, etc.) are microfabricated using the hybrid ultraviolet (UV) lithography in which inclined, rotational, and reverse-side UV exposure processes are combined together. The inclined and rotational UV exposure processes are intended to fabricate tapered axisymmetric HAR microstructures; the reverse-side UV exposure process is designed to sharpen the end tip of the microstructures by suppressing the UV reflection on a bottom substrate which is inevitable in conventional UV lithography. Hybrid UV lithography involves fabricating 3D HAR microstructures with an epoxy-based negative photoresist, SU-8, using our customized UV exposure system. The effects of hybrid UV lithography parameters on the geometry of the 3D HAR microstructures (aspect ratio, radius of curvature of the end tip, etc.) are measured. The dependence of the end-tip shape on SU-8 soft-baking condition is also discussed.

• Journal of the Korea Society for Simulation
• /
• v.26 no.4
• /
• pp.43-49
• /
• 2017

With the advances in and expansion of the semiconductor and display businesses in Korea the demand of the engineers in such fields is increasing. Keeping pace with the trend, the semiconductor courses in undergraduate not only include the newest technologies in addition to the fundamental theories but fabrication related technologies as well in order to produce engineers with practical knowledge. However, since semiconductor fabrication requires expensive equipment and materials in a clean room, laboratory class can't be provided in undergraduate. To overcome this limitation actual fabrication processes are recorded in video and played in class. In addition, 3D visualization of fabrication processes can be used.

• Journal of the Microelectronics and Packaging Society
• /
• v.25 no.4
• /
• pp.53-58
• /
• 2018

Since the scaling-down of IC devices has been reached to their physical limitations, several innovative packaging technologies such as 3D packaging, embedded packaging, and fan-out wafer level packaging (FOWLP) are actively studied. In this study the fabrication of organic-inorganic dielectric material was evaluated for the use of multi-structured redistribution layers (RDL) in FOWLP. Compared to current organic dielectrics such as PI or PBO an organic-inorganic hybrid dielectric called polysilsesquioxane (PSSQ) can improve mechanical, thermal, and electrical stabilities. polysilsesquioxane has also an excellent advantage of simultaneous curing and patterning through UV exposure. The polysilsesquioxane samples were fabricated by spin-coating on 6-inch Si wafer followed by pre-baking and UV exposure. With the 10 minutes of UV exposure polysilsesquioxane was fully cured and showed $2{\mu}m$ line-pattern formation. And the dielectric constant of cured polysilsesquioxane dielectrics was ranged from 2.0 to 2.4. It has been demonstrated that polysilsesquioxane dielectric can be patterned and cured by UV exposure alone without a high temperature curing process.

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2010.06a
• /
• pp.361-361
• /
• 2010

노광을 통해 형성되는 패턴 단위를 Shot이라 부르며, 이때 노광되는 각 Shot은 Wafer상에 이전 Layer에서 형성되어 있는 Shot 위에 정확히 중첩되어 형성 시켜야하며, 노광된 Shot이 중첩되어야 할 이전 Layer의 Shot에 대해 얼마만큼의 위치적 오차를 가지고 형성 되었는가 하는 것은 중첩위치오차 (Overlay Alignment Error)로 계측 된다. 이렇게 계측된 중첩위치오차는 현재 진행된 Lot에 대한 재 공정 필요 여부를 결정하거나 다음 Lot 공정을 진행할 때 각 Shot를 이전 Layer Shot에 정확히 중첩시키기 위해 얼마만큼의 위치 보정이 필요한지를 결정하는데 사용된다. 이처럼 Device Node의 Shrink로 인해 엄격한 허용도를 만족시키기 위해서는 Overlay 측정 정확도의 향상이 매우 중요해 지고 있다. 본 논문에서는 Halogen Lamp 대비 Led의 Light Intensity 부분에 대해 중점적으로 실험 하였으며, RBG Type의 Led는 Halogen Lamp Wavelength (광대역) 400nm ~ 800nm가 모두 포함된 White Light Source에서 특정한 단일파장대역 600nm ~ 650nm (가시광선 Led 영역)에서 계측하는 Layer에 대해 적용 가능성을 제시하였다.