• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2002년도 봄 학술발표논문집 Vol.29 No.1 (A)
• /
• pp.313-315
• /
• 2002

인터넷의 급격한 성장과 함께 네트워크 서비스에 대한 사용자의 요구도 점점 증대되고 있다. 이러한 시장의 요구에 빠르게 대응하고 새로운 특징에 대한 시스템의 수정과 보완이 용이하게 되도록 고안된 것이 네트워크 프로세서이며, 본 논문에서는 인텔사의 IXP1200 네트워크 프로세서를 이용하여 기본적인 IP패킷 포워딩기능을 수행하는 Communication kernel을 구현한다. 우리의 구현에서는 8개의 slow port와 1개의 fast port가 하나의 queue를 공유하며, Receive thread가 이 queue를 공유하도록 한다. Communication kernel은 receive scheduler, receive thread, transmit scheduler, transmit thread의 네 개의 모듈로 구성 되어진다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2001년도 가을 학술발표논문집 Vol.28 No.2 (3)
• /
• pp.178-180
• /
• 2001

인터넷의 급격한 성장과 함께 네트워크 서비스에 대한 사용자의 요구도 점점 증대되고 있다. 이러한 시장의 요구에 빠르게 대응하고 새로운 특징에 대한 시스템의 수정과 보완이 용이하게 되도록 고안된 것이 네트워크 프로세서이며, 본 논문은 인텔의 IXP1200 네트워크 프로세서를 이용한 포워딩 엔진의 한 모듈인 Receive Thread를 설계한다.

• ETRI Journal
• /
• 제8권2호
• /
• pp.100-108
• /
• 1986

본고에서는 TDX-1의 유지보수 기능으로서 개발된 각 기능별 개요 및 특성에 대하여 기술함으로써 TDX-1의 기능을 이해하거나 타 교환기와의 특성을 비교하는데 도움을 줄수 있도록 하였다. TDX-1의 유지보수 기능은 그 수행대상에 따라 프로세서계와 텔리포니계 유지보수 기능으로 구분된다. 프로세서계의 유지보수 기능에는 시스팀 시동, 프로세서 상태처리, 프로세서 시험, 시스팀 클럭관리와 프로세서 장애처리 기능 등이 있으며 텔리포니계 유지보수 기능에는 시스팀 장애 처리, 네트워크 상태 처리, 네트워크 시험과 시스팀 경보처리 기능 등이 속한다.

• 정보처리학회논문지C
• /
• 제12C권5호
• /
• pp.725-732
• /
• 2005

본 논문은 기존의 범용 시스템 또는 전용 하드웨어 기반의 네트워크 시스템에서 사용하던 레이트 제한(rate limiting) 기법과 클래스 별 대역폭 관리 기법을 기가 비트 트래픽 처리를 위한 네트워크 프로세서에서 구현하기 위한 방안을 제시하고 이를 구현하여 실험하였다 구현과 실험은 인텔사의 IXP1200 네트워크 프로세서에서 이루어졌으며 그 결과로서 의도한 대역폭으로 제한된 트래픽 레이트의 정확도와 변화하는 입력 레이트에 대한 대역폭 제한 알고리즘의 안정화 시간을 보여 주고 있다. 이를 통하여, 네트워크 프로세서에 적합하도록 구현된 클래스 별 레이트 제한 기능이 일반 시스템에서의 토큰버킷 알고리즘의 오차범위 $10\%$에 근접한 성능으로 잘 동작하는 것을 확인하였다.

• 한국정보통신설비학회:학술대회논문집
• /
• 한국정보통신설비학회 2004년도 하계학술대회
• /
• pp.115-118
• /
• 2004

본 논문에서는 파이프라인 아키텍처 기반의 네트워크 프로세서를 이용한 네트워크 시스템 개발에 대해 다룬다. 파이프라인 아키텍처는 구조상 Hazards 문제가 발생할 수 있으며 이는 시스템의 성능에 중요한 영향을 주게 된다. 또한 네트워크 프로세서는 고수준의 프로그래밍 모델을 제공하므로 고속의 패킷 처리를 위한 코드 작성이 수월하다. 따라서 파이프라인 아키텍처 기반의 네트워크 프로세서를 이용한 시스템 개발시 Hazards 문제를 피할 수 있는 방법과 효율적인 패킷 처리를 위한 코드 작성에 대한 지침을 제시하고 그 방법이 일반적인 방법보다 효율적임을 확인하였다.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2009년도 춘계학술발표대회
• /
• pp.827-829
• /
• 2009

현재 멀티 코어 프로세서는 많은 서버에 적용되어 사용되고 있으며, 향후에는 하나의 프로세서 패키지에 포함될 코어의 개수는 계속해서 증가할 것이다. 그러나 현재 운영체제들은 멀티 코어 시스템을 멀티 프로세서 환경과 거의 동일하게 다루고 있으며 아직 멀티 코어 특성을 고려한 성능 최적화 시도는 미흡한 상태이다. 본 논문은 SMP와 NUMA 구조의 멀티 코어 프로세서 환경에서 통신 프로세스와 네트워크 인터럽트의 프로세서 친화도를 변화시키며 네트워크 처리율과 코어의 유휴 자원 양을 정량적으로 분석한다. 측정 결과 프로세서 친화도에 따라 통신 처리율은 크게 변하지 않지만 프로세서 자원의 요구량에는 크게 영향을 주는 것을 보인다. 또한 이러한 프로세서 자원의 영향은 멀티 코어 프로세서의 캐쉬 공유 구조 및 메모리 분산 구조와 밀접한 관계를 갖고 있음을 밝힌다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2004년도 봄 학술발표논문집 Vol.31 No.1 (A)
• /
• pp.835-837
• /
• 2004

본 논문에서는 최근에 급속도로 증가하고 있는 네트워크 트래픽으로 인한 종단서버 시스템의 네트워크 정합부분에서 발생하는 병목현상을 해소하기 위한 방안으로 네트워크 프로세서 기반의 프로토콜 오프로드 엔진을 제안한다. 지금까지 프로토콜 재 설계. 제로복사 등의 소프트웨어적인 방법으로 시도되던 종단서버 시스템의 네트워크 입출력 처리를 네트워크 프로세서를 이용한 프로토콜 오프로드엔진을 사용하여 처리함으로써 네트워크 입, 출력 처리부의 성능을 향상시키고자 한다. 오프로드엔진은 프로그램에 의해 쉽게 재사용, 수정이 용이한 구조로 설계하였다. 본 논문에서는 인텔의 IXP1200를 탑재한 PCI 네트워크 정합장지 개발 보드를 사용하여 프로토콜 오프로드 엔진을 구현하고 그 성능을 측정하였다.

• 한국통신학회논문지
• /
• 제28권4B호
• /
• pp.339-350
• /
• 2003

인터넷이 급성장하면서 망 사용자들은 대역폭의 증가라는 양적인 측면 외에도 서비스 품질의 개선과 보장이라는 질적인 측면까지 요구하게 되었다. 점점 더 망의 기능성이 강조됨에 따라 망 장비의 성능과 기능도 중요하게 여겨지고 있는데, 특히 에지 라우터는 고성능, 다기능, 유연성이 모두 요구되는 시스템이다. 이러한 특성의 시스템 설계를 위해 최근 고려되고 있는 방법이 네트워크 프로세서를 사용하는 것이다. 본 논문에서는 ASIC의 고성능과 소프트웨어 기반의 유연성을 모두 제공하는 네트워크 프로세서를 사용하여 에지 급의 MPLS 라우터를 개발하고, 그 결과를 기반으로 네트워크 프로세서의 향후 적용가능성을 살펴본다.

• 정보처리학회논문지C
• /
• 제11C권3호
• /
• pp.337-344
• /
• 2004

본 논문은 다중 프로세서(Multiprocessor) 기반 다중 쓰레드(Multithreaded) 구조의 네트워크 프로세서를 이용한 패킷 치리 시스템에서 패킷을 보다 고속으로 처리하기 위한 쓰레드 스케줄링 기법을 제안한다 이를 위하여 스케줄링과 관련한 인자를 실험을 통하여 얻고, 패킷 내용 및 다중 쓰레드 아키텍쳐를 표현하는 인자를 포함하도록 설계하였다. 시뮬레이터를 이용한 실험을 통하여 제안된 스케줄링 기법이 제공하는 처리율 및 부하 분산 정도가 다른 스케줄링 기법과 비교하여 효율적임을 증명하였다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2002년도 가을 학술발표논문집 Vol.29 No.2 (3)
• /
• pp.127-129
• /
• 2002

NP Forum에서는 다양한 밴더의 네트워크 프로세서와 스위치 패브릭간에 물리적 인터페이스를 제공하기 위해 CSIX-L1(Common Switch Interface-Level 1 )인터페이스를 표준화하였다. IBM 네트워크 프로세서는 MPLS 및 VPN, VLAN, Security, Ipv6와 같은 다양한 어플리케이션과 TBI. SMII CMII. POS bus등 다양한 가입자 인터페이스를 지원하며, L2 기 반에서 2.5Gbps 이상의 패킷 처리를 수행하기 때문에 많은 시스템에 사용된다. 그러나 IBM네트워크 프로세서는 스위치 인터페이스로 DASL인터페이스를 사용한다. 따라서 DASL인 터페이스와 CSIX-L1 인터페이스를 정합하기 위해서는 IBM UDASL칩을 이용해 DASL인 터페이스를 UTOPIA-L3인터페이스로 변환해야 하며, 이것을 다시 CSIX-L1인터페이스로 변환해야 한다. 따라서 본 논문에서는 UTOPIA-L3인터페이스 패킷과 CSIX-L1인터페이스 프레임을 상호 변환하는 모듈을 설계하였으며, 32비트 데이터 버스와 최대 125MHz로클록을 사용해 최대 4Gbps의 패킷처리를 제공하도록 구현하였다. 또한 스위치 패브릭의 특정 포트에서 과잉 트래픽 전달로 인해 발생할 수 있는 블로킹을 방지하기 위해 네트워크 프로세서에게 3개의 Priority／최대 64개 포트수의 VOQ(Virtual Output Queue)를 제공하는 기법에 대해서 기술한다.