• Journal of KIISE:Computing Practices and Letters
• /
• v.16 no.12
• /
• pp.1199-1203
• /
• 2010

Data transfer between host system and storage device is based on the data unit called sector, which can be varied depending on computer systems. If NAND flash memory is used as a storage device, the variant sector size can affect storage system performance since its operation is much related to sector size and page size. In this paper, we propose an efficient FTL mapping management scheme to support multiple sector size within one NAND flash memory based storage device, and analyze the performance effect and management overhead. According to the proposed scheme, the management overhead of proposed FTL management is lower than conventional scheme when various sector sizes are configured in computer systems, while performance is less degraded in comparison with single sector size support system.

• Proceedings of the Korean Information Science Society Conference
• /
• 2012.06a
• /
• pp.176-178
• /
• 2012

낸드 플래시 메모리는 FTL의 페이지 re-mapping 동작으로 인하여 특정 페이지가 무효화되었음에도 불구하고 물리적으로 소거되지 않은 상태로 낸드 플래시 공간을 점유하는 문제가 발생할 수 있다. 플래시 저장장치의 제어기는 플래시 기반 저장장치의 지속적인 쓰기 성능 유지와 저장 용량 확보를 위해 무효 페이지를 물리적으로 제거하고 유효 페이지를 수집하는 가비지 컬렉션 연산을 수행한다. 따라서 다수의 블록을 대상으로 가비지 컬렉션 연산을 수행할 경우, 많은 페이지 복사와 블록 삭제 연산들로 인한 저장장치 지연현상이 발생할 수 있다. 본 논문에서는 낸드 플래시 저장장치에 적용 가능한 효과적인 가비지 컬렉션 메커니즘을 제안한다. 선점방식 가비지 컬렉션 기법은 블록 맵의 데이터 구조를 간단히 수정하여, 단일 블록을 대상으로 가비지 컬렉션을 수행한다. 이 기법의 유효성은 페이지 복사와 블록 삭제 연산을 세부 단위로 분할하여 처리가 가능하므로 가비지 컬렉션이 수행되는 도중에 요청되는 호스트의 요청에 기민하게 응답가능하다는 것이다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2014.02a
• /
• pp.301.1-301.1
• /
• 2014

모바일 전자기기 시장의 큰 증가세로 인해 플래시 메모리 소자에 대한 수요가 급격히 증가하고 있다. 특히, 저 전력 및 고집적 대용량 플래시 메모리의 필요성이 커짐에 따라 플래시 메모리 소자의 비례축소에 대한 연구가 활발히 진행되고 있다. 하지만 10 nm 이하의 게이트 크기를 가지는 플래시 메모리 소자에서 각 셀 간의 간섭에 의한 성능저하가 심각한 문제가 되고 있다. 본 연구에서는 10 nm 이하의 낸드 플래시 메모리 소자에서 인접한 셀 간의 간섭으로 인해 발생하는 전기적 특성의 성능 저하를 관찰하고 메커니즘을 분석하였다. 4개의 소자가 배열된 낸드플래시 메모리의 전기적 특성을 3차원 TCAD 시뮬레이션을 툴을 이용하여 계산하였다. 인접 셀의 프로그램 상태에 따른 측정 셀의 읽기 동작과 쓰기 동작시의 전류-전압 특성을 게이트 크기가 10 nm 부터 30 nm까지 비교하여 동작 메커니즘을 분석하였다. 게이트의 크기가 감소함에 따라 플로팅 게이트에 주입되는 전하의 양은 감소하는데 반해 프로그램 전후의 문턱전압 차는 커진다. 플래시 메모리의 게이트 크기가 줄어듦에 따라 플로팅 게이트의 공핍영역이 차지하는 비율이 커지면서 프로그램 동작 시 주입되는 전하의 양이 급격히 줄어든다. 게이트의 크기가 작아짐에 따라 인접 셀 과의 거리가 좁아지게 되고 이에 따라 프로그램 된 셀의 플로팅 게이트의 전하가 측정 셀의 플로팅 게이트의 공핍영역을 증가시켜 프로그램 특성을 나쁘게 한다. 이 연구 결과는 10 nm 이하의 낸드 플래시 메모리 소자에서 인접한 셀 간의 간섭으로 인해 발생하는 전기적 특성의 성능 저하와 동작 메커니즘을 이해하고 인접 셀의 간섭을 최소로 하는 소자 제작에 많은 도움이 될 것이다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2011.02a
• /
• pp.126-126
• /
• 2011

삼차원 구조의 낸드 플래시 메모리 소자는 기존 이차원 구조의 메모리 소자를 비례 축소할 때 발생하는 단채널 효과와 간섭효과를 최소화 하면서 집적도를 높일 수 있는 장점 때문에 많은 연구가 진행되고 있다. 그러나, 삼차원 구조의 낸드 플래시 메모리 소자는 공정 과정이 복잡하고 주변 회로 연결이 어려울 뿐만 아니라 금속 접촉에 필요한 면적이 넓은 단점을 가지고 있다. 이러한 문제점을 해결하기 위해 Vertical-Stacked-Array-Transistor (VSAT) 구조를 갖는 플래시 메모리 소자가 제안되었으나, VSAT 구조 역시 드레인 전류량이 적고 program과 erase 동작 시게이트 양쪽의 전하 트랩층에 전자와 정공을 비효율적으로 포획해야 하는 문제점을 가진다. 본 연구에서는 기존의 VSAT 구조의 문제점을 개선하면서 집적도를 증가한 삼차원 구조의 고집적낸드 플래시 메모리 소자를 제안하였다. 본 연구에서 제안한 플래시 메모리 소자의 구조는 기존 VSAT 구조에서 수직 방향의 두 string 사이에 존재하는 polysilicon을 제거하고 두 string 사이에 절연막을 증착하였다. 삼차원 시뮬레이션 툴인 Sentaurus를 사용하여 이 소자의 동작특성을 시뮬레이션 하였다. 소스와 드레인 사이의 유효 채널 길이가 감소하였기 때문에 기존의 VSAT 구조를 갖는 메모리 소자에 비해 turn-on 상태의 드레인 전류가 증가하였다. 제안한 플래시 메모리 소자의 subthreshold swing (SS)가 기존의 VSAT 구조를 갖는 메모리 소자의 SS 에 비해 낮아, 소자의 스위칭 특성이 향상하였다. 프로그램 전후의 문턱전압의 변화량이 기존의 VSAT 구조를 갖는 메모리 소자에 비해 크기 때문에 멀티 레벨 동작이 가능하다는 것을 확인하였다.

• The KIPS Transactions:PartD
• /
• v.16D no.6
• /
• pp.825-834
• /
• 2009

최근에 낸드 플래시 메모리는 빠른 접근속도, 저 전력 소모, 높은 내구성 등의 특성으로 인하여 차세대 대용량 저장 매체로 각광 받고 있다. 그러나 디스크 기반의 저장 장치와는 달리 비대칭적인 읽기, 쓰기, 소거 연산의 처리 속도를 가지고 있고 제자리 갱신이 불가능한 특성을 가지고 있다. 따라서 디스크 기반 시스템의 버퍼 교체 정책은 플래시 메모리 기반의 시스템에서 좋은 성능을 보이지 않을 수 있다. 이러한 문제를 해결하기 위해 플래시 메모리의 특성을 고려한 새로운 플래시 메모리 기반의 버퍼 교체 정책이 제안되어 왔다. 본 논문에서는 디스크 기반의 저장 장치에서 우수한 성능을 보인 CLOCK-Pro를 낸드 플래시 메모리의 특성을 고려하여 개선한 CLOCK-NAND를 제안한다. CLOCK-NAND는 CLOCK-Pro의 알고리즘에 기반하며, 추가적으로 페이지 접근 정보를 효율적으로 활용하기 위한 새로운 핫 페이지 변경을 한다. 또한, 더티인 핫 페이지에 대해 콜드 변경 지연 정책을 사용하여 쓰기 연산을 지연하며, 이러한 새로운 정책들로 인하여 낸드 플래시 메모리에서 쓰기 연산 횟수를 효율적으로 줄이는 우수한 성능을 보인다.

• Journal of KIISE:Computer Systems and Theory
• /
• v.37 no.6
• /
• pp.330-338
• /
• 2010

Flash storage devices are very popularly used in portable devices such as cell phones, PDAs and MP3 players. As technology is improved, users want much bigger and faster storage system. Paradoxically, people have to wait more and more time proportionally to the capacity of their storage devices when these are trying to be recovered after file system crash. It is serious problem because booting time of devices is dominated by crash recovery of flash file system. In this paper, we design a crash recovery mechanism, named 'Working Area(WA hereafter)' technique, which has bounded crash recovery execution time. With WA technique, write operations to flash memory are only performed in WA. Therefore, by simply scanning the latest WA. We can recover a file system crash because every change for flash memory is occured only in latest WA. We implement the WA technique based on YAFFS2 and evaluate by comparing with traditional techniques. As a result, WA technique shows that its crash recovery execution time is 25 times faster than Log-based Method when we use 1 gig a bytes NAND flash memory in worst case. This gap will be futher and futher as storage capacity grows.

• Journal of the Institute of Electronics and Information Engineers
• /
• v.50 no.5
• /
• pp.94-101
• /
• 2013

The market for NAND flash-based storage devices has grown significantly as they rapidly replace traditional disk-based storage devices. Heterogeneous NAND flash-based storage devices using both multi-level cell (MLC) and single-level cell (SLC) NAND flash memories are also actively researched since both types of memories complement each other. Heterogeneous NAND flash-based storage devices suffer from the overheads incurred by migration from SLC to MLC and garbage collection of SLC. This paper proposes a new flash translation layer (FTL) for heterogeneous NAND flash-based storage devices to reduce the overheads by utilizing SLC efficiently. The proposed FTL analyzes the access patterns of logical blocks and selects and stores only logical blocks expected to bring performance improvement in SLC. The experimental results show that the total execution time of heterogeneous NAND flash-based storage devices with our proposed FTL scheme is 35% shorter than that with the previously proposed best FTL scheme.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2016.02a
• /
• pp.327.1-327.1
• /
• 2016

모바일 기기의 폭발적 증가세로 인해 플래시 메모리의 수요가 증가하고 있다. 낸드 플래시 메모리는 적은 전력 소모량과 높은 전기적 효율 때문에 많은 많은 연구가 이루어지고 있다. 반면에 stress-induced leakage current, positive-charge-assisted tunneling, thermally-assisted tunneling 등의 문제로 신뢰성이 저하되는 문제가 발생한다. 프로그램/이레이즈 동작이 반복되면 소자에서 발생하는 에러의 발생비율이 늘어나 신뢰성이 저하되게 된다. 비록 신뢰성 저하 메커니즘에 대한 연구가 많이 이루어졌으나, 워드라인 스트레스에 의한 프로그램 특성 저하에 대한 구체적인 연구가 진행되지 않았다. 본 연구에서는 플래시 메모리의 워드라인 스트레스로 인한 전기적 특성 감소 현상을 보기 위해, 플로팅 게이트의 두께를 변화시키면서, electron density와 depletion region 의 변화를 관찰하였다. 낸드 플래시 메모리의 전기적 특성을 멀티 오리엔테이션 모델을 포함한 3차원 TCAD 시뮬레이션을 이용하여 계산하였다. 프로그램/이레이즈 동작이 증가함에 따라, 플로팅 게이트에 공핍영역이 생기고, 블로킹 옥사이드와 게이트 사이에 의도하지 않은 트랩이 생기게 된다. 이로 인해 프로그램/이레이즈 동작이 증가함에 따라, 플로팅 게이트의 electron density가 감소하는 경향을 보았다. 이 연구 결과는 낸드 플래시 메모리 소자에서 신뢰성을 향상시키고 프로그램 특성을 증진시키는데 도움이 된다.

• Proceedings of the Korean Information Science Society Conference
• /
• 2012.06a
• /
• pp.364-366
• /
• 2012

스마트폰의 어플리케이션은 어플리케이션 생태계의 발전에 따라 그 수가 많아지고, 업데이트 또한 잦아졌다. 어플리케이션의 업데이트는 낸드 플래시 메모리에 이전 버전을 삭제하고, 새로운 버전의 어플리케이션에 대한 쓰기 명령을 내린다. 따라서 사용자는 낸드 플래시 메모리에서의 상대적으로 느린 쓰기 명령에 의해 스마트폰의 성능의 저하를 느끼고 낸드 플래시 메모리는 반복되는 지우기/쓰기 동작에 의해 수명이 단축된다. 본 논문에서는 업데이트 되는 스마트폰 어플리케이션 데이터가 이전 버전과 큰 차이가 없다는 것에 착안하여 데이터 중복제거를 통해 업데이트 성능을 향상시키고 낸드 플래시 메모리의 수명을 향상시키는 기법을 제안하고 있으며, 실험을 통해서 어플리케이션들에 대한 중복 제거율을 관찰하였다.

• Proceedings of the Korean Information Science Society Conference
• /
• 2012.06a
• /
• pp.290-292
• /
• 2012

스마트폰 등의 임베디드 시스템에서는 낸드 플래시 기반 저장장치를 주로 사용한다. 하지만 지금까지의 운영체제의 블록 IO 시스템은 하드 디스크를 대상으로 설계되었기 때문에 낸드 플래시 메모리 기반의 저장장치의 특성을 고려하지 못하였다. 또한, 낮은 성능의 하드디스크에서는 운영체제에서 IO를 처리하는 소프트웨어 계층의 부하가 무시될 수 있었으나, 고성능의 낸드 플래시 메모리에서는 문제가 될 수 있다. 본 논문에서는 스마트 디바이스의 운영체제 중 하나인 안드로이드 플랫폼을 기반으로 IO 요청을 수행하는 소프트웨어 계층별 성능을 측정하였으며, 또한 멀티 프로세스상에서 IO 성능에 어떤 영향을 받는지 관찰했다. 실험 결과 IO 요청의 단위가 작은 경우는 운영체제에서의 부하가 저장장치에서 요청을 처리하는 지연 시간보다 압도적으로 크게 나타났으며, 16KB 단위의 IO 요청에 대해서 전체 지연 시간의 90%를 차지하였다. 또한, 멀티 프로세스 환경에서 IO를 처리하면서 인터럽트를 처리하는 시간이 증가하는 것을 확인했다.