• 한국통신학회논문지
• /
• 제29권4A호
• /
• pp.447-457
• /
• 2004

본 논문에서는 RSA 암호화 알고리즘을 지원하기 위한 암호화 프로세서의 구조를 제안한다. 본 논문의 RSA 암호화 프로세서는 빅 몽고메리 알고리즘(FIOS)을 기반으로 제안되였으며, 다양한 비트 길이(128∼2048 비트)를 지원한다. RSA 암호화 프로세서의 구조는 RSA 제어 신호 발생기, 빅 몽고메리 프로세서(가산기, 승산기)의 모듈로 구성된다. 빅 몽고메리 프로세서의 가산기와 승산기는 다양한 알고리즘을 이용하여 구현하였다. 내장형 시스템에 적합하게 설계하기 위하여 여러 가지 연산기를 합성한 결과 중에서 ARM 코프로세서와 연동할 수 있는 동작주파수를 갖는 연산기 중에서 가장 작은 연산기를 선택하였다. RSA 암호화 프로세서는 Verilog-HDL을 이용하여 하향식 설계 방법으로 구현되었으며, C언어와 Cadence의 Verilog-XL을 이용하여 검증하였다. 검증된 모델은 하이닉스 0.25$\mu\textrm{m}$ CMOS standard cell 라이브러리를 이용하여 합성되었으며, 2.3V, 10$0^{\circ}C$ 최악 조건에서 동작한다. 본 논문에서 제안한 RSA 암호화 프로세서는 약 51MHz의 주파수에서 동작하며, 게이트 수는 nand2 게이트 기준으로 36,639 gates의 면적을 가진다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2003년도 가을 학술발표논문집 Vol.30 No.2 (1)
• /
• pp.202-204
• /
• 2003

EISC ISA를 기반으로 한 64 비트 고성능 내장형 마이크로프로세서 AE64000의 효과적인 성능 향상을 위해서 비용 대비 성능 향상이 우수한 분기 예측 기법을 도입하여 AE64000 파이프라인에 적합한 분기 예측기를 추가로 설계하고 SPEClnt 벤치마크 및 타 내장형 벤치마크의 성능 분석 시뮬레이션을 통해 최적의 분기 예측기의 구조를 결정하였다. AE64000에서 LERI 명령 처리를 위해 AE64000 파이프라인에 추가된 독특한 IFU에 의하여 복잡성을 갖지만, IF 단계의 PC 대신에 IFU 단계의 PrePC를 이용하여 분기 명령을 명령어 prefetch 단계에서 예측함으로써, 올바른 분기 예측시 분기로 인한 손실을 제거할 수 있다. 결과적으로 최종 선정된 최적의 분기 예측기는 Verilog로 구현하여 AE64000 프로세서 코어 모델과 통합 합성하였고 아울러 추가되는 면적과 최종 목표 클럭에 동작하기 위한 타이밍 분석을 통해 최종 생산에 적합하도록 설계된 분기 예측기의 기능 및 타이밍 검증을 수행하였다. 최종 구현된 분기 예측기는 프로세서 칩 전체의 1% 미만의 비용으로 최고 12%의 성능 향상을 달성하여 성능 대비 면적의 효율성에서 높은 결과를 보였다.

• 정보처리학회논문지A
• /
• 제14A권6호
• /
• pp.347-356
• /
• 2007

프로세서의 파이프라인 길이가 점차 길어지고 한 사이클에 이슈되는 명령어의 수가 증가함에 따라, 분기 예측기의 정확도는 프로세서의 성능에 상당한 영향을 미치게 되었다. 또한, 내장형 프로세서를 설계하는데 있어서는 전력 효율성이 가장 중요한 설계 고려 사항 중 하나가 되었다. 그러므로, 내장형 프로세서의 분기 예측기를 설계할 때에는 성능과 전력 효율성이 함께 고려되어야 한다. 본 논문에서는 gshare 분기 예측기가 적용된 내장형 프로세서에서 선택적인 BTB (Branch Target Buffer) 접근을 가능하게 하는 저전력 분기 예측기를 제안하고자 한다. 제안하는 분기 예측기 내에서 BTB는 직전 명령어가 테이큰 (Taken) 분기로 예측되지 않는 경우에는, PHT (Pattern History Table)의 예측 결과가 테이큰인 경우에만 접근된다. PHT의 예측 결과가 테이큰인 분기 명령어의 경우에만 다음에 인출될 명령어의 주소를 BTB 접근을 통해 얻은 주소로 결정하기 때문이다. 물론, 이와 같은 선택적인 BTB 접근으로 인하여 성능 저하가 발생하는 것을 방지하기 위해 직전 명령어가 테이큰분기로 예측된 경우에는 PHT의 예측 결과에 관계없이 BTB는 항상 접근된다. 선택적인 BTB 접근을 하기 위해, 제안하는 분기 예측기 내의 PHT는 기존 분기 예측기의 PHT와 비교하여 1 사이클 일찍 접근되도록 구현한다. 1 사이클 빠른 접근을 위해 제안하는 PHT는 한 번의 접근을 통해 두 개의 예측 결과를 동시에 얻어오게 구현하고, 이를 통해 PHT의 접근 횟수도 줄임으로써 분기 예측기의 전력 소모를 줄이는 효과 또한 얻게 된다. 제안하는 분기 예측기는 하드웨어 오버헤드나 예측 정확도의 감소 없이 전력 소모를 줄일 수 있다는 장점을 가진다. 실험 결과에 따르면, 제안하는 분기 예측기는 기존의 분기 예측기와 비교하여 $35{\sim}48%$의 전력 소모를 줄이는 결과를 보인다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2006년도 한국컴퓨터종합학술대회 논문집 Vol.33 No.1 (A)
• /
• pp.316-318
• /
• 2006

루프버퍼는 루프의 부하를 줄이기 위해 일반적으로 사용되고 있는 구조이다. 본 논문은 EISC 내장형 프로세서의 에너지 소모를 줄이기 위하여 변형된 루프버퍼를 제안한다. 제안하는 루프버퍼는 EISC 프로세서가 갖는 특수 명령어의 수행 횟수를 감소시켜, 주요 에너지 소모원인 메모리 접근을 추가로 감소시킨다. 시뮬레이션 결과, 제안하는 루프버퍼는 설계한 프로세서의 수행시간을 $5%{\sim}13.6%$ 감소시키며, 메모리 접근횟수를 $14.9{\sim}37.8%$ 감소시키는 것을 관찰하였다. 변형된 루프버퍼는 $0.18{\mu}m$, 1.8V 공정 표준 셀 라이브러리를 사용하여 악 2792 개의 등가 게이트에 해당하는 면적에서 구현할 수 있다.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2003년도 추계학술발표논문집 (상)
• /
• pp.401-404
• /
• 2003

내장형 시스템용 웹 서버는 일반 웹 서버와는 매우 다른 요구 사항을 가지고 있다. 예를 들어 작은 메모리의 사용, 특수 목적으로 정의된 정적 및 동적 페이지의 제공, 웹 서버 내부에 기본 시스템 및 네트워크 관리 기능의 내장, 내장형 응용 프로그램과 웹 서버와의 유연한 연결 그리고 다양한 내장형 프로세서의 지원 등의 요구 사항이 있다. 본 논문은 이러한 내장형 시스템용 웹 서버의 요구 사항을 기술하고, 이들 요구 사항을 바탕으로 우리 고유의 내장형 웹 서버인 "웹박스(Webox)"를 설계하고 내장형 리눅스 개발 환경에서 이를 구현하는 방법을 기술한다. 현재 내장형 웹 서버 웹박스의 알파 버전이 개발되어 시험 중이며 최종 결과물이 완성되면 공개 소프트웨어로 오픈할 예정이다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2000년도 가을 학술발표논문집 Vol.27 No.2 (3)
• /
• pp.94-96
• /
• 2000

인터넷 등 통신의 발달과 맞물려 컴퓨터, 이동전화, 셋톱박스(STB), 디지털TV, 개인휴대단말기(PDA) 등 정보단말기의 네트워크화가 급진전되면서 $\ulcorner$내장형 리눅스$\lrcorner$가 최근 정보기술(IT) 분야의 새로운 키워드로 부상하고 있다. 내장형 시스템(Embrdded System)은 특정 기능을 수행하도록 설계된 초소형 운영체제를 탑재해 기능을 최적화한 것으로, 컴퓨팅 기능을 지닌 모든 장비는 내장형 시스템의 적용분야가 된다. 내장형 운영체제(OS)로는 리눅스, 윈도CE, 팜OS 등이 인기를 끌고 있으며, 최근 들어 리눅스를 이용한 내장형 시스템 개발이 활기를 띠고 있다. 본 논문에서는 특히 Motorola사의 MPC860 마이크로 프로세서를 이용한 내장형 시스템 플랫폼에 리눅스를 이식한 사례를 중심으로 리눅스 이식의 방향을 제시하고 있다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2002년도 봄 학술발표논문집 Vol.29 No.1 (A)
• /
• pp.34-36
• /
• 2002

통합설계를 위한 대부분의 분할 알고리즘들은 분할과 스케줄링은 독립적으로 실행하므로 스케줄 결과에 따른 재분할의 잠재적인 오버헤드가 있다. 분할 단계에서 스케줄링을 함께 고려하는 FDS론 응용하는 방법은 분할할 노드를 선택하면서 동시에 그 노드가 스케줄 되어야 하는 제어구간을 함께 결정한다. 본 논문에서는 기존의 FDS 응용에 의한 분할 알고리즘[7]을 확장하는데, 목적 시스템으로서 하드웨어의 경우 여러 가지 구현 방법을 지원하고 소프트웨어의 경우 여러 개의 프로세서를 수용함으로써 다양한 하드웨어 구현 모듈과 프로세서에 의해 구성되는 내장형 시스템 설계에 적용될 수 있도록 하였다. 이를 위해 각각의 하드웨어 구현들과 여러 가지 프로세서들에서의 분포 그래프를 생성하고, 상대적 스케줄 긴박도를 구할 때 각 노드에 대해 해당 분할 영역에서의 실행 시간과 구현 비용을 고려하며 분할 영역간에 발생하는 통신 지연 시간을 힘 값에 반영하였다. 상대적 스케줄 긴박도를 이용한 분할은 스케줄과 분할이 동시에 이루어 져서 기존의 분할 알고리즘[9]보다 낮은 시간 복잡도를 보인다.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2003년도 춘계학술발표논문집 (상)
• /
• pp.443-446
• /
• 2003

본 논문에서는 MPC860T 프로세서를 이용하여 통신 제어가 필요한 환경에 적합한 내장형 시스템 보드를 개발한다. 개발된 보드는 1 개의 100Mbps 이더넷 포트, 4개의 10Mbps 이더넷 포트, 2 의 직렬 통신 포트를 가진다. 또한 외부의 입출력 보드와의 연결을 위한 회로를 구성하여 통신 제어 용도에 맞도록 시스템의 확장성을 높였다. 운영체제 및 소프트웨어 개발을 위해서 부트 로더의 이식이 필요하다. 부트 로더로는 PowerPC 계열의 프로세서에 적합한 PPCBoot를 사용한다. 시스템의 운영체제로는 리녹스를 이식하였다. 이를 위해서 사용된 메모리 소자의 특성과 크기 등 개발된 보드의 규격에 맞추어 리녹스 커널 소스를 수정하였다.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2004년도 춘계학술발표대회
• /
• pp.617-620
• /
• 2004

내장형 시스템 개발의 효율성 향상을 위해 개발자들은 내장형 시스템 성능 평가 도구를 사용한다. 성능 평가 도구는 내장형 소프트웨어가 메모리나 프로세서 자원들을 가능한 효율적으로 사용할 수 있도록 개발 단계중 적절한 성능평가를 수행한다. 본 논문은 내장형 소프트웨어의 효율적인 개발을 위한 성능 평가 도구를 기존의 하드웨어적인 도구를 통하지 않고 순수 소프트웨어적인 방법으로 제공하는 내장형 소프트웨어의 성능 분석을 위한 원격 모니터링 시스템을 제안한다. 시스템은 내장형 소프트웨어의 프로그램 성능과 함수 별 측정 및 메모리 관련 성능 평가를 수행하기 위한 모듈과 결과 로그를 분석하여 사용자에게 GUI 형태로 제공하는 모듈로 구성되어 있다. 본 시스템을 이용한 개발자는 추가 비용과 학습 없이 빠르고 정확하게 신뢰성 있는 내장 소프트웨어를 개발할 수 있다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2003년도 가을 학술발표논문집 Vol.30 No.2 (1)
• /
• pp.337-339
• /
• 2003

본 논문은 내장형 시스템의 전력 감소를 위해 사용되는 과거 사용량 기반의 DVS의 단점 인 응용 프로그램의 수행 성능 저하를 보상하기 위해, 운영체제의 스케줄러에서 제공하는 태스크의 미래정보를 이용하는 기법을 제안한다. 대표적 내장형 운영체제인 WinCE.net에서의 스케줄러는 제한된 자원의 효율적 관리를 위하여 동일 응용프로그램의 태스크들을 관리하면서 다음 태스크 시행시간 정보를 갖게 된다. 이러한 룩 어헤드(look ahead)정보와 과거사용량기법을 혼합한 혼합예측기법이 실제 내장형 시스템에서 전력소비를 감소시키며 응용프로그램의 수행 성능보상을 할 수 있음을 보인다.