• Proceedings of the Korean Information Science Society Conference
• /
• 2002.10c
• /
• pp.709-711
• /
• 2002

본 논문은 AE32000 프로세서를 특정 응용 목적의 시스템에 최적화시키기 위하여 개발한 방법을 소개한다. 내장형 프로세서 시스템에서는 프로세서가 수행할 작업의 내용이 미리 알려진 경우가 많다. 이와 같이 작업내용이 정해진 경우 최적의 명령어 집합을 정하고 사용하는 것이 시스템의 동작 속도와 제작비용 및 전력 소모에 매우 큰 영향을 줄 수 있다. 각기 다른 목적의 내장형 시스템에 사용할 수 있으며 각 응용 목적에 최적화된 프로세서를 얻기 위해서는 가변 목표형 설계 기법이 요구된다.

• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.47 no.9
• /
• pp.7-13
• /
• 2010

In this paper, we proposed a processor architecture that is suitable for next generation embedded applications, especially for personal information devices such as smart phones, tablet PC. Latest high performance embedded processors are developed to achieve high clock speed. Because increasing performance makes design more difficult and induces large overhead, architectural evolution in embedded processor field is necessary. Among more enhanced processor types, out-of-order superscalar cannot be a candidate for embedded applications due to its excessive complexity and relatively low performance gain compared to its overhead. Therefore, new architecture with moderate complexity must be designed. In this paper, we developed a low-cost SMT architecture model and compared its performance to other architectures including scalar, superscalar and multiprocessor. Because current personal information devices have a tendency to execute multiple tasks simultaneously, SMT or CMP can be a good choice. And our simulation result shows that the efficiency of SMT is the best among the architectures considered.

• Journal of Internet Computing and Services
• /
• v.21 no.5
• /
• pp.149-157
• /
• 2020

Recently, as interest in artificial intelligence has increased, many studies have been conducted to implement AI processors. However, the AI processor requires functional verification as well as performance verification on whether the AI processor is suitable for the application. In this paper, We propose an AI processor performance analyzer that can verify the application performance and explore the limitations of the processor. By Using the performance analyzer, we explore the limitations of the AI processor and optimize the AI model to fit an AI processor in image recognition and speech recognition applications.

• Proceedings of the Korean Society of Computer Information Conference
• /
• 2012.01a
• /
• pp.21-24
• /
• 2012

실시간성(Real-Time)이란 정확한 주기에 정확한 결과 값의 반환, 혹은 일정한 주기마다 정해진 일을 수행하는 것으로써, 내장형 소프트웨어 분야에서 갖추어야할 가장 중요한 요건이다. 최근 이러한 내장형 시스템의 사양이 싱글프로세서에서 멀티프로세서로 변화됨에 따라 멀티프로세서 상에서의 실시간성을 제공하기 위한 연구가 중요시 되고 있다. 실시간성은 운영체제에 종속적으로 운영체제에 따라 제공여부가 결정되는데, 범용 운영체제인 리눅스의 경우 운영체제에 패치(Patch)를 통해 실시간성을 제공하고 있다. 그러나 다른 범용 운영체제인 윈도우즈의 경우 고가의 구입비용을 가지는 서드파티를 구매하여 실시간성을 제공해야한다. 이에 따라 실시간성을 제공하는 윈도우즈 기반의 제품을 개발 시 개발 비용의 증가를 초래하는 문제점이 발생한다. 따라서 이러한 문제점을 해결하기 위해 범용 운영체제인 멀티프로세서 기반의 윈도우즈 XP 환경에서 실시간성을 제공하기 위한 연구가 필요하다.

• Journal of KIISE:Computing Practices and Letters
• /
• v.13 no.5
• /
• pp.241-251
• /
• 2007

Energy consumption in the instruction cacheaccounts for a significant portion of the total processor energy consumption. Therefore, reducing energy consumption in the instruction cache is important in designing embedded processors. This paper proposes a method for reducing dynamic energy consumption in the instruction cache by partitioning it to smaller (less energy-consuming) sub-caches. When a request comes into the proposed cache, only one sub-cache is accessed by utilizing the locality of applications. By contrast, the other sub-caches are not accessed, leading todynamic energy reduction. In addition, the proposed cache reduces dynamic energy consumption by eliminating the energy consumed in tag matching. We evaluated the energy efficiency by running cycle accurate simulator, SimpleScalar. with power parameters obtained from CACTI. Simulation results show that the proposed cache reduces dynamic energy consumption by $37%{\sim}60%$ compared to the traditional direct-mapped instruction cache.

• Proceedings of the Korean Information Science Society Conference
• /
• 2007.06b
• /
• pp.261-266
• /
• 2007

내장형 시스템에 보다 강력한 성능이 요구됨에 따라 내장형 마이크로 프로세서는 보다 깊은 파이프라인을 채택하고 있다. 따라서, 내장형 마이크로 프로세서는 보다 정확한 분기 예측기를 필요로 하고 있다. 이러한 상황에서 분기 예특기의 구조, 성능 및 전력 소모와 전체 시스템의 전력 소모 사이의 trade-off를 분석하는 것은 매우 중요하다. 내장형 환경에서 시스템의 전력 소모는 설계 시 매우 중요하게 고려되어야 한다. 특히 내장형 시스템의 요구사항은 동작할 응용 프로그램에 의하여 규정되고, 전력 소모도 응용프로그램의 구조와 강하게 연관되어 있다. 본 논문의 목표는 내장형 환경에서 성능-전력 공간에서 분기 예측기를 분석하는 기법을 제시하는 것에 있다. 이를 통하여, 분기 예측기 테이블의 성능-전력을 고려한 최적화된 크기를 찾을 수 있다. 이러한 목표는 수학적 모델링을 통한 정량적 예측의 수행 및 시뮬레이션 결과와의 비교를 통한 수학적 모델링의 검증의 과정을 통하여 이루어진다. 결과는 우리의 수학적 모델이 성능-전력 공간에서 분기 예측기 테이블의 최적화된 크기 결정의 해법을 제공하고 있음을 보여주고 있다.

• Proceedings of the Korean Information Science Society Conference
• /
• 2004.10a
• /
• pp.547-549
• /
• 2004

비교적 적은 수의 레지스터를 사용하는 내장형 프로세서에서 미디어 데이터를 처리할 때, 레지스터 부족으로 인하여 프로세서의 성능이 현저히 감소하는 경우가 있다. 본 논문에서는 이를 Shadow 레지스터 기법을 사용하여 해결하는 방안을 제안한다. 프로토타입 프로세서를 사용한 비교 실험에서, 제안된 기법은 약 16.7%의 하드웨어 추가로 구현될 수 있으며, 실행기간을 약 16-28%, 감소시키고 실행 프로그램의 크기를 약 3.3-5% 감소시킬 수 있음을 보였다. 본 논문의 실험 결과는 이상적인 메모리 모델 하에서 얻어진 것으로서 실제적인 환경에서는 더욱 큰 이득이 예상된다.

• Journal of the Korean Institute of Illuminating and Electrical Installation Engineers
• /
• v.20 no.6
• /
• pp.104-110
• /
• 2006

In this paper, we proposed the micro web-server implementation on Strong ARM processor with embedded Linux. The parallel port connecting parallel I/O is controlled via HTTP protocol and web browser program HTTP protocol with Linux, the micro web server program and port control program are installed on-board memory using CGI to be accessed by web browser. The processor parallel input port is monitored and parallel output port is controlled from remote hosts via HTTP protocol. The result of the proposed embedded micro-web server can be used in remote automation systems, distributed control via internet using web browser.

• Proceedings of the Korean Information Science Society Conference
• /
• 2003.10a
• /
• pp.265-267
• /
• 2003

내장형 컴퓨터 시스템은 특정 기능을 수행하기 위해 소프트웨어와 이를 구동시키기 위한 프로세서로 구성되어 있다. 이러한 시스템의 대부분은 실시간 제약들을 만족해야 한다. 실시간 제약들을 만족하는 애플리케이션을 빠른 시간안에 구현하기 위해서는 제작 전 성능을 예측하는 도구가 필수적이다. 본 논문에서는 현재 내장형 시스템 플랫폼으로 널리 활용되고 있는 ARM 기반의 내장형 애플리케이션의 극단적인(최적, 최악) 경우의 수행 시간 경계를 예측하는 문제를 연구하였다. ARM 기반의 내장형 시스템의 수행시간의 경계를 예측하기 위하여 기존의 실시간 내장형 소프트웨어의 성능 예측 도구인“Cinderella”의 기본 프레임웍을 ARM 프로세서를 지원하도록 확장하여 성능분석도구를 설계하였다.

• Proceedings of the Korean Information Science Society Conference
• /
• 2006.06a
• /
• pp.139-141
• /
• 2006

내장형 프로세서인 SE3208의 소프트웨어 모델을 개발하고 SimpleScalar 도구 모음에 추가하여 SE3208 프로세서를 위한 시뮬레이터를 개발하였다. 소프트웨어 모델은 Simplescalar 도구의 환경에 맞춰 함수를 재사용하는 방법으로 작성되었으며, 3단 단일 파이프라인을 갖는 SE3208을 cycle단위로 시뮬레이션 할 수 있도록 시뮬레이터를 변경하였다. 동일한 프로그램을 SE3208 소프트웨어 모델과 PC 상에서 각각 실행시켜 그 결과를 비교함으로써 개발된 시뮬레이터의 정확성을 검증하였으며. 다양한 방식과 모드의 시뮬레이션 기능을 검증하고 성능을 비교하였다.