• Journal of the Korean Vacuum Society
• /
• v.18 no.4
• /
• pp.302-309
• /
• 2009

We fabricated a Si nano floating gate memory with Schottky barrier tunneling transistor structure. The device was consisted of Schottky barriers of Er-silicide at source/drain and Si nanoclusters in the gate stack formed by LPCVD-digital gas feeding method. Transistor operations due to the Schottky barrier tunneling were observed under small gate bias < 2V. The nonvolatile memory properties were investigated by measuring the threshold voltage shift along the gate bias voltage and time. We obtained the 10/50 mseconds for write/erase times and the memory window of $\sim5V$ under ${\pm}20\;V$ write/erase voltages. However, the memory window decreased to 0.4V after 104seconds, which was attributed to the Er-related defects in the tunneling oxide layer. Good write/erase endurance was maintained until $10^3$ write/erase times. However, the threshold voltages moved upward, and the memory window became small after more write/erase operations. Defects in the LPCVD control oxide were discussed for the endurance results. The experimental results point to the possibility of a Si nano floating gate memory with Schottky barrier tunneling transistor structure for Si nanoscale nonvolatile memory device.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2010.02a
• /
• pp.211-211
• /
• 2010

지난 수년간 비휘발성 메모리는 휴대용 전자기기 시장의 증가로 인해 많은 주목을 받아왔다. 그러나 현재 주로 쓰이고 있는 다결정 실리콘을 부유게이트층을 이용한 소자는 한계점을 보이고 있다. 이러한 이유로 최근에는 반도체 나노점이나 금속 나노점을 이용하는 비휘발성 메모리가 각광을 받고 있다. 이 메모리들은 빠른 쓰기/지우기 속도, 긴 저장시간, 낮은 구동전압 등의 이점을 지니고 있다. 본 연구에서는 이온빔 스퍼터링 방법을 이용해 $SiO_2$/Zr nanodots (ND)/$SiO_2$ trilayer 구조를 제작하였다. tunnel oxide와 control oxide의 두께는 각각 3nm, 15nm 이며 Zr의 양을 변화시키며 그에 따른 Zr ND과 메모리 효과의 변화를 관찰하였다. 고분해능 전자현미경과 광전자 분광기를 이용해 Zr ND의 형성을 확인하였고 열처리 후 $ZrO_2$ ND로 상이 변화함을 관찰하였다. -10 ~ +10V의 측정 조건 하에서 Zr의 양이 증가함에 따라 메모리 폭은 최대 5.8V까지 증가하였다. 또한 쓰기 상태에서 메모리 폭과 전하 손실비율은 열처리 후가 감소하였고 이는 $SiO_2$와 Zr ND의 계면에서 생성되는 $ZrO_2$의 영향인 것으로 생각된다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2011.02a
• /
• pp.133-133
• /
• 2011

최근 나노입자를 이용한 비휘발성 메모리 소자의 제작에 대한 연구가 진행되고 있다. 특히, 실리사이드 계열의 나노입자를 적용한 소자는 일함수가 크지만 실리콘 내의확산 문제를 가지고 있는 금속 나노입자와 달리 현 실리콘 기반의 반도체 공정 적용이 용이한 잇 점을 가지고 있다. 따라서 본 연구에서는 실리사이드 계열의 화합물 중에서 4.63 eV인 Vanadium Silicide ($V_3$Si) 박막을 열처리 과정을 통하여 수 nm 크기의 나노입자로 제작하였다. 소자의 제작은 p-Si기판에 5 nm 두께의 $SiO_2$ 터널층을 dry oxidation 방법으로 성장시킨 후 $V_3$Si 금속박막을 RF magnetron sputtering system을 이용하여 3~5 nm 두께로 tunnel barrier위에 증착시켰다. Rapid thermal annealing법으로 질소 분위기에서 $1000^{\circ}C$의 온도로 30초 동안 열처리하여 $V_3$Si 나노 입자를 형성 하였으며. 20 nm 두께의 $SiO_2$ 컨트롤 산화막층을 ultra-high vacuum magnetron sputtering을 이용하여 증착하였다. 마지막으로 thermal evaporation system을 통하여 Al 전극을 직경 200, 두께 200nm로 증착하였다. 제작된 구조는 metal-oxide-semiconductor구조를 가지는 나노 부유 게이트 커패시터 이며, 제작된 시편은 transmission electron microscopy을 이용하여 $V_3$Si 나노입자의 크기와 균일성을 확인했다. 소자의 전기적인 측정은 E4980A capacitor parameter analyzer와 Agilent 81104A apulse pattern generator system을 이용한 전기용량-전압 측정을 통해 전하저장 효과를 분석하였다.