• The Journal of Korean Institute of Electromagnetic Engineering and Science
• /
• v.22 no.11
• /
• pp.1137-1140
• /
• 2011

In this paper, the optimal condition for efficient active frequency multipliers is analyzed. This analysis is based on the effects from transistor nonlinear coefficients, harmonic impedances, and output parasitic components. From the analysis, normalized harmonic power is estimated with the clipping condition of a commercial transistor, and the condition for high conversion efficiency is suggested. From the analysis, a class-F frequency tripler was implemented for the output at 2.475 GHz, showing the maximum efficiency of 22.9 % and the maximum conversion gain of 9.5 dB.

• The Transactions of the Korean Institute of Power Electronics
• /
• v.12 no.1
• /
• pp.50-55
• /
• 2007

In this paper, we present an analytical method that provides fast and efficient evaluation of the conversion efficiency for Two transistor forward (TTF) DC-DC converter In the proposed method, the conduction losses are evaluated by calculating the effective values of the ideal current waveform first and incorporating them into an exact equivalent circuit model of the TTF converter that includes all the parasitic resistances of the circuit components. While the conduction losses are accurately accounted for the diode rectification, the core losses are assumed to be negligible in order to simplify the analysis. The validity and accuracy of the proposed method are verified with experiments on a prototype TTF converter An excellent correlation between the experiments and theories are obtained for the input voltages of 390V, output voltage 12V and maximum power 480W.

• Proceedings of the KIPE Conference
• /
• 2019.07a
• /
• pp.251-253
• /
• 2019

본 논문은 1.8kW (4.5kV, 450mA)출력의 마그네트론을 구동하기 위한 2.5kW (5kV, 0.5A) 고전압 DC 전원장치 설계에 대해 기술한다. 무선 전력 전송을 위한 위상배열 시스템에 이용되는 마그네트론의 경우 인가되는 전압의 리플 최소화는 필수적이다. 본 논문에서는 소프트 스위칭을 기반으로한 400kHz 이상의 스위칭 주파수로 컨버터를 설계함으로써 출력리플을 저감하고 필터성분을 최소화 하여 전력밀도를 높일 수 있도록 한다. 변압기의 누설인덕턴스 만을 이용하여 공진 인덕터를 구현하고 변압기의 기생 커패시터 성분과 직렬로 스택킹 된 출력 정류 다이오드의 전압 밸런싱을 위한 커패시터를 병렬 공진 커패시터로 활용한 LCC 공진형 컨버터 고밀도 설계에 대하여 기술한다. 또한, 공진전류의 Trapezoidal 해석 및 설계를 통해 도전 손실을 줄일 수 있는 LCC공진형 컨버터 기반의 마그네트론 구동전원 설계에 대하여 상세 기술하고 PSpice를 이용한 Simulation 및 실험 결과를 통하여 개발된 전원의 우수성을 검증한다.

• KIPE Magazine
• /
• v.27 no.3
• /
• pp.26-30
• /
• 2022

핸드폰, 노트북 빛 태블릿 PC와 같이 휴대할 수 있는 전자기기의 사용량이 높아질수록 대용량의 배터리를 필요로 하게 된다. 배터리 사양이 높아질수록 대용량의 배터리를 빠르게 충전시키는 어댑터 (Adapter)는 필수 요구 사항이 되었다. 고속 충전을 하기 위해선 높은 전류 공급 능력이 필요하며, 휴대성을 높이기 위해서 사이즈를 최소화하여 설계되어야 한다. 고효율 및 고밀도를 요구하는 시장에 걸맞게, 어댑터 시장 역시 Topology부터 사용 소자까지 많은 발전 중에 있다. 어댑터에 사용되는 대표적인 Topology는 절연에 용이하며 회로구조가 간단한 저비용, 고효율 Flyback Converter 회로가 기본적으로 사용된다. 하지만, 이 구조는 스위칭 주기마다 스위치 양단 전압 및 전류의 중첩에 의한 스위칭 손실이 불가피 하다는 단점이 존재한다. 그 단점을 보완하기 위해 RCD 스너버로 클램핑을 시켜줌과 동시에 변압기의 자화 인덕턴스와 스위치의 기생 커패시터의 공진 현상을 이용하여 스위치 양단 전압 V_DS가 최소화되는 지점에서 다음 스위칭 동작을 수행하는 QR(Quasi-Resonant) Flyback Converter를 사용한 어댑터가 시장에서 주로 보였다. 하지만 QR Flyback Converter 역시 기존 방식보다 유리하지만 이 또한 스위칭 주파수 증가에 따른 한계가 존재한다. 따라서 현재는 영전압 스위칭 (Zero Voltage Switching, ZVS)이 가능한 ACF(Active Clamp Flyback) Converter 회로의 연구 개발이 활발히 진행되고 있다. 이때 스위칭 특성이 우수한 GaN-FET를 적용한 어댑터가 시장에 출시되고 있다. 특히, 이 시장에서는 GaN 소자를 적용한 어댑터를 차세대 전력 반도체 적용이라는 마케팅에도 이용되는 것을 확인할 수 있다.

• Journal of Advanced Navigation Technology
• /
• v.23 no.2
• /
• pp.166-171
• /
• 2019

This paper has designed a current mode class D power amplifier to increase the transmission efficiency of a 6.78 MHz wireless power transfer (WPT) transmitter and to ensure stable characteristics even when the transmitting and receiving coil intervals change. By reducing the loss due to the parasitic capacitor component of the transistor, which limits the theoretical efficiency of the linear amplifier, this research has improved the efficiency of the power amplifier. The circuit design simulator was used to design the high efficiency amplifier, and the power output and efficiency characteristics according to the load impedance change have been simulated and verified. In the simulation, 42.1 dBm output and 95% efficiency was designed at DC bias 30 V. The power amplifier was fabricated and showed 91% efficiency at the output of 42.1 dBm (16 W). The transmitting and receiving coils were fabricated for wireless power transfer of the drone, and the maximum power added efficiency was 88% and the output power was $42.1dBm{\pm}1.7dB$ according to the load change causing from the coil intervals.

• Proceedings of the KIPE Conference
• /
• 2016.07a
• /
• pp.55-55
• /
• 2016

본 논문에서는 능동 클램프 회로를 적용한 전류 유입형 푸쉬풀 저전압 컨버터를 제안한다. 1차측에는 공통의 클램핑 커패시터를 사용하였으며 2차측에는 L-C 직렬 공진형 풀브릿지 정류기를 사용하였다. 1차측의 클램핑 커패시터는 변압기의 누설 인덕턴스 성분과 스위치의 기생 커패시터 성분의 공진으로 발생하는 링잉 현상을 완화시켰다. 제안된 능동 클램핑 회로는 효율은 200W에서 97.06%로 나타났으며 PSIM으로 시뮬레이션을 통하여 검증하였다.

• Proceedings of the KIPE Conference
• /
• 2013.11a
• /
• pp.9-10
• /
• 2013

본 논문에서는 무손실 수동 스너버를 갖는 탭인덕터 부스트 컨버터를 제안한다. 기존의 탭인덕터 부스트 컨버터는 누설 인덕턴스와 기생 커패시턴스의 공진에 의한 전압 스트레스의 증가와 그것을 저감시키기 위한 손실 스너버가 사용되어야 한다. 그리고 MOSFET가 하드 스위칭하므로 방열을 위한 추가 PCB 공간확보가 필요하다. 이런 문제점을 무손실 스너버 회로를 추가하여 부품의 스트레스와 스위칭 손실을 최소화하고 PCB 면적을 최적화할 수 있다. 본 논문에서는 제안된 부스트 컨버터의 동작원리를 이론적으로 해석하고, 모의실험 및 시제품 제작하여 검증한다.

• Proceedings of the KIPE Conference
• /
• 2009.11a
• /
• pp.176-178
• /
• 2009

본 논문은 개선된 형태의 Forward-flyback 컨버터 회로를 제안하고, 회로 동작 및 정상 상태를 분석한다. 제안된 회로는 단일 스위치와 다중 출력 변압기를 사용하여 Forward-flyback 컨버터를 구성하며, 기존의 Forward-flyback 회로보다 적은 수의 다이오드를 사용하여 회로를 구동한다. 또한 Flyback 부분의 경우 Forward 부분 출력단의 LC필터를 사용할 수 있도록 구성하여 전압 출력 특성에서의 개선 역시 얻을 수 있다. 기생소자가 없는 경우에 대하여 회로의 동작 분석이 이루어 졌으며, 실험을 통해 이를 검증하였다.

• Proceedings of the KIPE Conference
• /
• 2011.07a
• /
• pp.161-162
• /
• 2011

높은 승압비를 위한 기존의 탭인덕터 부스트 컨버터는 스위치의 턴-온/오프 시 기생 소자의 공진에 의해 발생하는 스위치 및 다이오드의 큰 전압 스트레스를 해결하기 위해 손실 스너버를 적용하였고, 이로 인해 효율 저하 및 원가 상승의 문제점이 있었다. 본 논문에서는 이러한 문제점을 해결할 수 있는 고효율의 부스트 컨버터를 제안한다. 제안된 회로는 트랜스포머를 사용하여 높은 승압비를 달성하고, 각 소자의 내압을 링크전압 또는 출력전압으로 제한하여 고효율 저가격화 및 신뢰성 개선에 매우 유리하다. 최종적으로 제안회로의 입력 DC24V 및 출력 DC230V인 모의실험을 통해 고찰된 실험결과를 제시함으로써 제안 회로의 우수성과 이론적 분석의 타당성을 검증한다.

• 한국정보통신설비학회:학술대회논문집
• /
• 2002.08a
• /
• pp.27-30
• /
• 2002

10-bit 해상도, 10MS/s의 ADC를 Stage 당 1.5-Bit의 Resolution을 가지는 Redundant signed digit(RSD) 방식의 파이프라인 구조를 이용하여 설계하였다. Error Correction Logic을 사용함으로써 비교기를 Coarse하게 설계하였고 잔류 전압 증폭기의 최적 Scaling을 통하여 일반적인 ADC에 비해 성능 저하 없이 효율적으로 소비 전력을 감소시켰다. 또한, Charge Pump의 선택적 사용을 통해 기생 커패시턴스의 영향을 최소화함으로써 잔류전압 증폭기의 출력 전압 특성을 향상 시켰다. 삼성 0.35u CMOS 공정 파라미터를 이용하여 입력 전압 $-1{\sim}1V$, 공급 전압 $-1.5{\sim}1.5V$에서 18.73mW로 설계하였으며 HSPICE로 시뮬레이션 하였다.