• 제목/요약/키워드: 과표

검색결과 30건 처리시간 0.021초

비정수배 과표본화를 위한 폴리페이즈 구조 (Polyphase Structure for Fractional Ratio Oversampling)

  • 이혁재;박영철;윤대희
    • 한국통신학회논문지
    • /
    • 제25권6B호
    • /
    • pp.1106-1113
    • /
    • 2000
  • 본 논문에서는 비정수배 과표본화(fractional ratio oversampling) 구조를 위한 DFT 기반의 폴리페이즈 필터뱅크를 제안하였다. 비정수배 과표본화는 임계표본화(critical sampling)보다 적은 에일리어징을 가지며 동시에 정수배과표본화(integer ratio oversampling)보다 적은 계산량을 갖는다. 또한 비정수배 과표본화의 에일리어징 감소효과로 인해 필터뱅크 설계에 자유도가 높아진다. 제안된 비정수배 과표본화 폴리페이즈 구조를 서브밴드 적응필터에 응용하여 긴 적응필터를 필요로 하는 음향반향 제거 실험을 수행하였다. 반향제거 실험결과 비정수배 과표본화는 정수배 과표본화보다 적은 계산량으로 유사한 성능을 보였다.

  • PDF

수신신호의 비정수배 과표본화를 이용한 OFDM 수신기의 성능 개선 (Performance Improvement of OFDM Receivers by Using Rational Oversampling of the Received Signals)

  • 이영수;서보석
    • 디지털콘텐츠학회 논문지
    • /
    • 제10권2호
    • /
    • pp.189-198
    • /
    • 2009
  • 이 논문에서는 직교 주파수분할 다중화(orthogonal frequency division multiplexing: OFDM) 수신기에서 수신 신호를 과표본화(oversampling)하여 성능을 개선하는 방법을 제안한다. 수신된 OFDM 신호를 복조하는 것은 각 부반송파에 해당하는 정현파 성분의 진폭과 위상을 추출하는 것과 동일하다. OFDM 수신신호를 과표본화 하면 주파수 영역에서 진폭은 동일하고 위상만 다른 신호를 과표본화율만큼 중복해서 얻을 수 있다. 이 성질을 이용하여 과표본화율만큼 신호대잡음비를 개선할 수 있다. 이 논문에서는 과표본화율이 정수인 경우만 가능하던 기존의 과표본화 방법을 일반적인 비정수로 확장하고 그에 적합한 수신기 구조를 제안하고자 한다. 또 모의실험을 통해 비이상적인 대역제한 필터를 사용하는 수신기의 성능을 비교함으로써 제안한 방식의 타당성을 보인다.

  • PDF

산업보건 정보 - 건강진단결과표의 개인정보보호 관련 법률 위반 여부에 대한 유권해석 내용

  • 대한산업보건협회
    • 월간산업보건
    • /
    • 통권270호
    • /
    • pp.70-70
    • /
    • 2010
  • 산업안전보건법 제43조에 따라 건강진단기관이 작성하여 사업주에게 제공하는 건강진단결과표 중 사후관리소견서(2면)에 기재되는 내용이 근로자의 개인정보에 해당되기 때문에 이를 기재하는 행위는 개인정보보호 관련법령에 위반된다는 일부 주장에 대하여 고용노동부가 개인정보보호관련 법률을 담당하는 행정안전부에 당해 사항의 법령 위반여부에 대한 유권해석을 질의한 바, 산업안전보건법에 의한 사후관리소견서상에 개인정보를 기재하는 것과 이상소견이 있는 지에 대한 검진결과 수치를 기재하는 것 모두 개인정보보호 관련법령에 위반하지 않는다는 내용이 회신되어 이를 안내하오니 업무에 참고하시기 바랍니다.

  • PDF

과표본화된 이산 웨이브렛 변환의 성능 향상에 관한 연구 (A Study on the Performance Improvement of Over-sampled Discrete Wavelet Transform)

  • 지인호
    • 한국인터넷방송통신학회논문지
    • /
    • 제14권1호
    • /
    • pp.77-83
    • /
    • 2014
  • 과표본화된 이산 웨이브렛 변환은 입력 데이터보다 더 많은 양의 부대역 데이터들이 생성되지만 기존의 웨이브렛 변환의 이동 불변 불만족의 단점을 극복할 수 있다. 비분리 표본화를 기반으로 하는 이산 웨이브렛 변환은 이동 불변의 특징의 만족과 방향 선택성 등에서 더 많은 부대역 영상을 통하지만 더 효율적이다. 본 논문에서는 보다 많은 부대역 영상을 생성하는 2차원 영상처리 과표본화 된 웨이브렛 변환의 효율적인 처리를 가능하게 하여 디지털 영상의 품질 향상 및 잡음제거 응용 분야에 적용시킬 수 있음을 제안하였다.

당정 발표 부동산 세제 개편 주요 내용-9월부터 재산세 10% 완화된다

  • 박준형
    • 주택과사람들
    • /
    • 통권219호
    • /
    • pp.60-61
    • /
    • 2008
  • 당정이 부동산 세제 개편에 시동을 걸었다. 국민들의 실질 소득은 제자리 걸음인데, 세금만 올리는 것은 국민들에게 지나친 고통을 준다는 기본 취지에서다. 일단 정부와 한나라당은 재산세 과표 적용률을 작년 수준으로 동결할 것이라고 밝혔다. 이와 함께 종부세도 보완하겠다고 발표했다.

  • PDF

실거래가격 분석을 통한 비주거용 부동산의 과세형평성 연구 (Study on equity of taxation for non-residential property by analysis of actual transaction price)

  • 김형준
    • Journal of the Korean Data and Information Science Society
    • /
    • 제27권3호
    • /
    • pp.639-651
    • /
    • 2016
  • 2016년 1월 19일자로 전부개정 (2016년 9월 1일자 시행)된 "부동산 가격공시에 관한 법률 (이하 부동산공시법)"은 처음으로 "비주거용 부동산 가격공시"제도 도입을 결정하였다. 하지만 현행 비주거용 부동산 과표에 대한 많은 문제 제기에도 불구하고 비주거용 부동산 제도 도입에 따른 방법론이 아직까지 구체화되지 않았고 과표 변경에 따른 정부의 부담으로 그 도입 시기가 연기 될 것으로 보인다. 이에 최근 논의가 활발히 진행되고 있는 현행 공시제도의 실거래기반 공시제도로의 전환과 관련하여 1개 연도 전체 실거래가격을 분석하여 비주거용 일반 부동산에 대한 과세 형평성을 살펴보고 과표에 영향을 미치는 주요 요인이 무엇인지 분석한 연구로 실거래가를 활용하여 비주거용 부동산에 적용한 최초의 연구이다.

직교 주파수분할다중화 시스템을 위한 충격성 잡음 완화 알고리즘에 대한 비교 연구 (A Comparative Study on the Impulsive Noise Mitigation Algorithms for Orthogonal Frequency Division Multiplexing Systems)

  • 마상;강석근
    • 한국정보통신학회논문지
    • /
    • 제18권5호
    • /
    • pp.1051-1060
    • /
    • 2014
  • 본 논문에서는 충격성 잡음 환경에서 직교 주파수분할다중화 시스템의 성능에 대하여 분석한다. 여기서는 충격성 잡음 완화알고리즘 가운데 윈도우 비선형성 방법이 적용된 직교 주파수분할다중화 시스템의 오류 성능이 과표본화율과 윈도우 크기에 의존적임을 모의실험을 통하여 확인한다. 그리고 과표본화율과 윈도우 크기의 변화에 따라 표본화된 신호의 진폭을 제어하는 문턱치의 적절한 영역을 제시한다. 그 결과, 이전의 연구에서 보고된 인자 조합보다 직교 주파수분할다중화 시스템의 심볼 오류 성능 면에서 더욱 우수한 성능을 가지는 인자 조합을 제시한다.

저 전압용 96-dB 신호대잡음비를 갖는 저역통과 디지털 과표본화 잡음변형기의 설계 (Design of a 96-dB SNR and Low-Pass Digital Oversampling Noise-Shaping Coder for Low Supply Voltage)

  • 김대정;손영철
    • 대한전자공학회논문지SD
    • /
    • 제41권5호
    • /
    • pp.91-97
    • /
    • 2004
  • 음성신호 대역을 처리할 수 있는 정밀도를 가지는 디지털 과표본화 잡음변형기를 설계하였다. 디지털 잡음변형기가 IP의 형태로서 최적화 된 설계가 되기 위해, 2.0 V의 저 전압에서 동작할 수 있고 하드웨어 소모면적을 최소화 할 수 있는 방안에 초점을 맞추어 디지털 데이터처리 동작을 위한 곱셈기능, ROM 구조 등의 회로설계를 최적화 할 수 있는 방안을 제시하였다. 설계 및 검증의 방법론에 있어서는 동작수준의 시뮬레이션을 통하여 전체 구조 및 내부 비트 수를 결정하였고, 트랜지스터 수준의 시뮬레이션을 통해 전체 타이밍과 최종 성능을 예측하였다. 또한 0.35-㎛ 표준 CMOS 공정으로써 테스트 칩을 제작한 후 측정하여 시뮬레이션 결과와 부합함을 확인함으로써 제안하는 회로와 설계 방법론이 효과적임을 검증하였다.