• Title/Summary/Keyword: 공정호환

Search Result 90, Processing Time 0.034 seconds

Si3N4/AlN 이중층 구조 소자의 자가 정류 특성

  • Gwon, Jeong-Yong;Kim, Hui-Dong;Yun, Min-Ju;Kim, Tae-Geun
    • Proceedings of the Korean Vacuum Society Conference
    • /
    • 2014.02a
    • /
    • pp.306.2-306.2
    • /
    • 2014
  • 전자기기의 휴대성과 이동성이 강조되고 있는 현대사회에서 비휘발성 메모리는 메모리 산업에 있어 매우 매력적인 동시에 커다란 잠재성을 지닌다. 이미 공정의 한계에 부딪힌 Flash 메모리를 대신하여 10nm 이하의 공정이 가능한 상변화 메모리(Phase-Change Memory, PRAM), 스핀 주입 자화 반전 메모리(Spin Transfer Torque-Magnetic RAM, STT-MRAM), 저항 변화 메모리(Resistive Random Access Memory, ReRAM)가 차세대 비휘발성 메모리 후보로서 거론되고 있으며, 그 중에서도 ReRAM은 빠른 속도와 낮은 소비 전력, CMOS 공정 호환성, 그리고 비교적 단순한 3차원 적층 구조의 특성으로 인해 활발히 연구되고 있다. 특히 최근에는 질화물 또는 질소를 도핑한 산화물을 저항변화 물질로 사용하는 ReRAM이 보고되고 있는데, 이들은 동작전압이 낮을 뿐만 아니라 저항 변화(Resistive Switching, RS) 과정에서 일어나는 계면 산화를 방지할 수 있으므로 ReRAM의 저항 변화 재료로서 각광받고 있다. 그러나 Cell 단위의 ReRAM 소자를 Crossbar Array 구조에 적용시켰을 때 주변 Cell과의 저항 상태 차이로 인해 전류가 낮은 저항 상태(LRS)의 Cell로 흘러 의도치 않은 동작을 야기한다. 이와 같이 누설 전류(Leakage Current)로 인한 상호간의 간섭이 일어나는 Cross-talk 현상이 존재하며, 공정의 간소화와 집적도를 유지하면서 이 문제를 해결하는 것은 실용화하기에 앞서 매우 중요한 문제이다. 따라서, 본 논문에서는 Read 동작 시 발생하는 Cell과 Cell 사이의 Cross-talk 문제를 해결하기 위해 자가 정류 특성(Self-Rectifying)을 가지는 실리콘 질화물/알루미늄 질화물 이중층(Si3N4/AlN Bi-layer)으로 구성된 ReRAM 소자 구조를 제안하였으며, Sputtering 방법을 이용하여 제안된 소자를 제작하였다. 전압-전류 특성 실험결과, 제안된 구조에 대한 에너지 밴드 다이어그램 시뮬레이션 결과와 동일하게 Positive Bias 영역에서 자가 정류 특성을 획득하였고, 결과적으로 Read 동작 시 발생하는 Cross-talk 현상을 차단할 수 있는 결과를 확보하였다.

  • PDF

Sol-gel 방식을 통한 Al2O3 게이트 절연체를 갖는 그래핀 Field Effect Transistor 센서에 관한 연구

  • Bae, Tae-Eon;Jo, Won-Ju
    • Proceedings of the Korean Vacuum Society Conference
    • /
    • 2014.02a
    • /
    • pp.431.1-431.1
    • /
    • 2014
  • 최근, 높은 캐리어 이동도와 유연성, 투명성의 우수한 전기적 기계적 특성을 갖는 그래핀에 관한 연구가 활발해지고 있으며 이를 기반으로 한 그래핀 field effect transistor (FET) 센서 응용 또한 관심이 커지고 있다. 작은 소자 크기, 견고한 구조, 빠른 응답속도와 CMOS 공정과의 호환성이 좋은 FET 기반의 센서의 감지 특성은 주로 전해질과 직접 접촉하는 게이트 절연체의 고유 특성에 의해 결정된다. 이러한 게이트 절연체는 일반적으로 스퍼터링, atomic layer deposition (ALD), plasma enhanced chemical vapor deposition (PECVD) 등의 진공 방법에 의해 형성되며, 이 공정 기술은 고가의 장비, 긴 공정 시간과 높은 제조비용이 요구된다. 더욱이, 위의 방식들은 소자 제작 동안에 플라즈마 발생 또는 열처리를 필요로 하게 되며 이는 그래핀 기반의 소자의 제작에 있어 큰 손상을 발생시키게 된다. 이러한 이유로 인해, 그래핀 FET 센서의 게이트 절연체의 형성에 있어 진공 증착 기술은 적절하지 않다. 본 연구에서는, 진공 증착 기술의 문제점을 극복하기 위해 sol-gel 방식을 통한 Al2O3 게이트 절연체를 갖는 그래핀 FET 센서를 제작하였다. Sol-gel 방식은 적은 비용, 공정의 단순화, 높은 처리량 뿐 아니라 소자의 대면적화 제작에 유리하다는 장점을 가지며, 또한 게이트 절연체를 증착함에 있어서 플라즈마가 발생하지 않기 때문에 그래핀 FET 제작에 쉽게 적용될 수 있다. 특히, 게이트 절연체 중 Al2O3은 우수한 화학적 안정성과 감지 특성으로 인해 본 실험에 사용하였다. 결론적으로, sol-gel 방식을 통한 Al2O3 게이트 절연체를 갖는 그래핀 FET 센서는 우수한 전기적 특성과 감지 특성 측면에서 매우 전망적이다.

  • PDF

GaN Power Devices-global R&D status and forecasts (GaN 전력반도체 글로벌 연구개발 현황 및 미래 발전방향)

  • Mun, J.K.;Bae, S.B.;Lee, H.S.;Jung, D.Y.
    • Electronics and Telecommunications Trends
    • /
    • v.31 no.6
    • /
    • pp.1-12
    • /
    • 2016
  • GaN 전력반도체는 와이드 밴드갭(Eg=3.4eV)과 높은 이동도 및 낮은 온-저항 특성으로 인하여 차세대 고속/저손실 고효율 전력반도체 소자로서 각광을 받고 있다. 그럼에도 불구하고 글로벌 GaN 전력반도체 기술개발과 상용화는 초기단계로 선진업체 캐치업과 추월이 가능한 분야이다. GaN 반도체의 재료적 장점과 현재 상용화된 200V 이하급과 650V급 GaN 전력반도체 소자의 글로벌 시장동향으로 볼 때 고속 스위칭과 전력모듈 소형화 및 시스템의 고효율화를 요구하는 제품응용에 특화해야할 것으로 판단된다. 특히 기존 Si 전력반도체 대비 고성능 GaN 제품의 저가격화뿐만 아니라 선진기업과의 경쟁력 확보를 위하여 6인치 기반 Au-free CMOS 호환 공정 개발을 통한 GaN 전력반도체 기술의 국산화와 신시장 선점을 위한 조기 상용화의 중요성을 강조하고자 한다.

  • PDF

The Effect of Coupling Treatment to Graphite on Injection Processing (Injection 공정시 흑연의 실란 Coupling 처리 효과)

  • 조광연;김경자;박윤창;정윤중;임연수
    • Journal of the Korean Ceramic Society
    • /
    • v.38 no.7
    • /
    • pp.608-614
    • /
    • 2001
  • 수지결합질 탄소재의 사출성형시 중요한 요소는 열유변학적 거동이다. 수지결합질 탄소재의 열유변성, 기계적 물성은 충진제(흑연)의 표면상태에 영향을 받는다. Coupling 처리에 의한 충진제의 표면개질은 binder와의 젖음성과 호환성 등에 영향을 미쳐 수지결합질 탄소재의 특성을 향상시킨다. 본 연구에서는 충진제의 표면개질을 위해 실란 coupling 처리하였다. 충진제의 표면에 코팅된 실라놀은 FT-IR과 침수거동 관찰결과 충진제 표면에 단층으로 코팅되었음을 보였다. Coupling 처리는 충진제 표면에 활성을 가함으로써 수지결합질 탄소재의 열유변학적 거동과 기계적 물성에 기여하였다.

  • PDF

Data Transformation Interface Design for Automation of PCB Product (PCB 생산의 자동화를 위한 데이터 변환 인터페이스 설계)

  • Lee, Seung-Hyuk;Han, Jung_Soo
    • Proceedings of the Korea Contents Association Conference
    • /
    • 2004.11a
    • /
    • pp.412-416
    • /
    • 2004
  • In this paper, we designed data transformation interface for automation of PCB product. For this, information of PCB components designed to CAD is analyzed and human error detect algorithm is developed. Also we constructed information of IC components in database and designed the interface and algorithm for data transformation. Thersfore Did so that can shorten time of degree to be 1-2 days within several minutes by automating existent manual processing.

  • PDF

A Development the Standard of Construction to ERP Template (건설표준 ERP템플릿 개발 사례)

  • Lee, Min-Nam;Oh, Dong-Hwan;Kwon, Oh-In
    • Proceedings of the Korea Information Processing Society Conference
    • /
    • 2003.05b
    • /
    • pp.939-942
    • /
    • 2003
  • 본 연구과제는 건설업체의 현재 문제점은 각 업체별로 상이한 분류 및 식별코드체계를 사용, 품목표기방식, 속성 포맷의 불일치, 용어와 단위의 불일치, 현 업계에서 사용하는 코드 분류체계는 호환이 되지 않고 국제적으로 사용할 수 없는 부적합한 실정이다. 따라 기존의 통합정보시스템과 별개로 관리 운영이 이원화되어 오던 각종 건설정보를 건설CALS/EC 핵심기술을 적용하며 건설표준 ERP 템플릿시스템을 개발 할 목적으로 한다. 따라서 본 연구에서는 건설표준 ERP 템플릿시스템과 건설통합분류체계의 표준코드의 연계로 건설CALS/EC 핵심기술이 적용된 건설표준ERP(통합DB)를 구축과 건설공사의 물량산출 데이터의 체계화된 물량예측과 물량공정의 통합화와 설계정보, 시공정보 및 관리유지정보의 연계하여 그리고 현장관리 및 원가관리정보의 통신망접속으로 건설통합정보를 제공한다.

  • PDF

A CMOS Compatible Micromachined Microwave Power Sensor (CMOS 공정과 호환되는 마이크로머시닝 기술을 이용한 마이크로파 전력센서)

  • 이대성;이경일;황학인;이원호;전형우;김왕섭
    • Proceedings of the IEEK Conference
    • /
    • 2002.06a
    • /
    • pp.439-442
    • /
    • 2002
  • We present in this Paper a microwave Power sensor fabricated by a standard CMOS process and a bulk micromachining process. The sensor consists of a CPW transmission line, a resistor as a healer, and thermocouple arrays. An input microwave heater, the resistor so that the temperature rises proportionally to the microwave power and tile thermocouple arrays convert it to an electrical signal. The sensor uses air bridged 8round of CPW realized by wire bonding to reduce tile device size and cost and to improve the thermal impedance. Al/poly-Si junctions are used for the thermocouples. Poly-Si is used for tile resister and Aluminium is for transmission line. The resistor and hot junctions of the thermocouples are placed on a low stress silicon nitride diaphragm to minimize a thermal loss. The fabricated device operates properly from 1㎼ to 100㎽\ulcorner of input power. The sensitivity was measured to be ,3.2~4.7 V/W.

  • PDF

유기박막트랜지스터의 플렉시블 디스플레이 패널 적용 연구

  • Lee, Myeong-Won;Ryu, Gi-Seong;Song, Jeong-Geun
    • Information Display
    • /
    • v.8 no.3
    • /
    • pp.12-17
    • /
    • 2007
  • 유기박막트랜지스터(OTFT)는 지난 십 수년 간 개발되어 상용화의 단계에 도달하여 우선적으로 플렉시블 디스플레이에 적용될 것으로 예상된다. 본 논문에서는 EPD와 OLED의 구동소자로서 OTFT를 사용한 플렉시블 디스플레이 패널 제작에 대해서 살펴본다. EPD와 OLED는 소자의 구조와 특성이 다르기 ��문에 OTFT 어레이와 집적화 시 고려해야 할 요소들도 다르다. EPD는 문턱전압이 없으므로 스위칭 소자로서 OTFT가 반드시 필요하다. 또한 전압구동소자이고 동작이 느리기 ��문에 OTFT의 이동도가 $0.01cm^2/V.sec$ 이상만 되어도 사용 가능하고 쌍안정 소자임에도 불구하고 저장 캐패시터를 사용하여야 한다. 그리고 OTFT 패널과 EPD 패널을 상호 부착해야 하므로 OTFT 어레이에 영향을 주지 않는 중간층이 중요한 요소이다. OLED는 전류구동소자이므로 OTFT의 이동도가 최소 $0.1cmcm^2/V.sec$ 이상이어야 하고, OTFT 어레이와 동일한 패널을 사용하므로 제조 공정의 호환성이 필수 요건이다.

A Design of Editor Tool for Mobile Harness Process (모바일 하네스 공정용 에디터 도구 설계)

  • Ryu, Gil Ho;Kim, Jung Ho;Ryu, Hwan Gyu;Park, Won Chan
    • Proceedings of the Korea Information Processing Society Conference
    • /
    • 2012.04a
    • /
    • pp.854-857
    • /
    • 2012
  • 차량용 Wire Harness 전기 장치가 안전과 편의를 위해 차량에 복잡하게 설치되며 자동차 내 외부에의 정보와 제어신호를 잘못 전달해서 발생하는 돌발 교통사고와 Harness의 가공 잘못으로 정격전류 흐름의 방해로 인한 사고로 부터의 안정성을 검토하는 검사시스템 단계의 최적화를 위함이다. 본 논문은 Wire Harness 검사단계 중 Harness Tester를 통해 전선 부분의 도통검사 및 커넥터 체결시 Harness Tester 에 대한 검사 방법 중 Harness Editor 사용하여 7 개의 파일로 변환하던 것을 XML 파일 시스템으로 바꾸어 검사 함으로써 검사단계에서의 손실을 줄일 수 있다. 또한 모바일 기기와 호환 가능하도록 하여 무선으로 Wire Harness를 Open, Short, Extra, add 테스트 하는 방법을 연구 하였다.

On-chip-network Protocol for Efficient Network Utilization (효율적인 네트워크 사용을 위한 온 칩 네트워크 프로토콜)

  • Lee, Chan-Ho
    • Journal of the Institute of Electronics Engineers of Korea SD
    • /
    • v.47 no.1
    • /
    • pp.86-93
    • /
    • 2010
  • A system-on-chip (SoC) includes more functions and requires rapidly increased data bandwidth as the development of semiconductor process technology and SoC design methodology. As a result, the data bandwidth of on-chip-networks in SoCs becomes a key factor of the system performance, and the research on the on-chip-network is performed actively. Either AXI or OCP is considered to a substitute of the AHB which has been the most popular on-chip-network. However, they have much increased number of signal wires, which make it difficult to design the interface logic and the network hardware. The compatibility of the protocols with other protocols is not so good. In this paper, we propose a new interface protocol for on-chip-networks to improve the problems mentioned above. The proposed protocol uses less number of signal wires than that of the AHB and considers the compatibility with other interface protocols such as the AXI. According the analysis results, the performance of the proposed protocol per wire is much better than that of the AXI although the absolute performance is slightly inferior.