• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2009.11a
• /
• pp.200-200
• /
• 2009

상용의 디스플레이로 널리 사용되고 있는 PDP(Plasma Display Panel)는 LCD와의 시장 경쟁으로 인하여 극한의 원가 경쟁 하에 있다. 따라서 각 공정에 대한 공정단가를 낮추기 위한 다양한 공정 및 소재 연구가 진행되고 있다. 그 가운데 하나가 Address와 Bus 전극으로 사용되고 있는 Ag 전극의 저온 소결이다. 이 공정은 저온소결 소재의 개발과 전극에 접촉하는 유전체 층과 matching이 중요하기 때문에 이들 소재의 동시 개발이 필요한 실정이다. 본 연구에서는 Ag 전극의 저온 소성을 위한 다양한 가능성을 검토하였다. 또한, 유전체와 동시 소결 가능한 소재의 특성 향상 및 저온 소성 연구를 동시에 수행하였다. Glass에 대한 유전체 층의 인쇄와 유전체 위에 전극 입자의 크기제어를 통한 기본 조성의 matching 특성을 비교하고 입자 크기가 전극의 소결 온도에 미치는 영향을 비교 평가 하였다. 유전체 층과의 matching 특성을 향상하기 위하여 유전체 조성의 일부를 전극에 첨가하여 두 소재간의 결합력을 증대시키기 위한 실험을 진행하였다. 그 결과를 바탕으로 저온 동시소성이 가능한 전극 소재의 최적화 실험을 실시하고 그 결과 최적의 전극 소재를 제시하였다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2010.02a
• /
• pp.406-406
• /
• 2010

일반적으로, 나노스케일의 MOS 소자에서는 게이트 절연체 두께가 감소함에 따라 tunneling effect의 증가로 인해 PID (plasma induced damage)로 인한 소자 특성 저하 현상을 감소하는 추세로 알려져 있다. 하지만 요즘 많이 사용되고 있는 high-k 게이트 절연체의 경우에는 오히려 더 많은 charge들이 trapping 되면서 PID가 오히려 더 심각해지는 현상이 나타나고 있다. 이러한 high-k 게이트 식각 시 현재는 주로 Hf-based wet etch나 dry etch가 사용되고 있지만 gate edge 영역에서 high-k 게이트 절연체의 undercut 현상이나 PID에 의한 소자특성 저하가 보고되고 있다. 본 연구에서는 이에 차세대 MOS 소자의 gate stack 구조중 issue화 되고 있는 metal gate 층과 gate dielectric 층의 식각공정에 각각 중성빔 식각과 중성빔 원자층 식각을 적용하여 전기적 손상 없이 원자레벨의 정확한 식각 조절을 해줄 수 있는 새로운 two step 식각 공정에 대한 연구를 진행하였다. 먼저 TiN metal gate 층의 식각을 위해 HBr과 $Cl_2$ 혼합가스를 사용한 중성빔 식각기술을 적용하여 100 eV 이하의 에너지 조건에서 하부층인 $HfO_2$와 거의 무한대의 식각 선택비를 얻었다. 하지만 100 eV 조건에서는 낮은 에너지에 의한 빔 스케터링으로 실제 패턴 식각시 etch foot이 발생되는 현상이 관찰되었으며, 이를 해결하기 위하여 먼저 높은 에너지로 식각을 진행하고 $HfO_2$와의 계면 근처에서 100 eV로 식각을 해주는 two step 방법을 사용하였다. 그 결과 anistropic 하고 하부층에 etch stop된 식각 형상을 관찰할 수 있었다. 다음으로 3.5nm의 매우 얇은 $HfO_2$ gate dielectric 층의 정확한 식각 깊이 조절을 위해 $BCl_3$와 Ar 가스를 이용한 중성빔 원자층 식각기술을 적용하여 $1.2\;{\AA}$/cycle의 단일막 식각 조건을 확립하고 약 30 cycle 공정시 3.5nm 두께의 $HfO_2$ 층이 완벽히 제거됨을 관찰할 수 있었다. 뿐만 아니라, vertical 한 식각 형상 및 향상된 표면 roughness를 transmission electron microscope(TEM)과 atomic force microscope (AFM)으로 관찰할 수 있었다. 이러한 중성빔 식각과 중성빔 원자층 식각기술이 결합된 새로운 gate recess 공정을 실제 MOSFET 소자에 적용하여 기존 식각 방법으로 제작된 소자 결과를 비교해 본 결과 gate leakage current가 약 one order 정도 개선되었음을 확인할 수 있었다.

• 한국신재생에너지학회:학술대회논문집
• /
• 2010.06a
• /
• pp.163.1-163.1
• /
• 2010

MTO 공정을 개발하기 위한 순환유동층 장치에서 고체순환량을 높이기 위해 고체 주입량 및 상승관 유속에 따른 수력학적 특성의 파악에 관한 연구를 수행하였다. 전체 높이 2.6m 직경 0.009m의 상승관을 가진 순환유동층 장치에 대해 고체순환량을 조절하기 위한 비기계적 밸브로 각각 Seal-pot과 L-valve가 장착된 두 장치에 대해 고체순환량 및 체류량을 측정하였다. 고체순환량 및 체류량은 두 장치에서 모두 고체의 주입량이 증가함에 따라 증가하는 모습을 나타내었으며, 상승관의 유속에 따라서는 특정한 유속의 범위 내에서 증가하다가 일정 유속 이후 감소하는 모습을 나타내었다. Seal-pot을 사용한 장치에서는 고체순환량이 최대 $87kg/m^2.s$ 가량의 값을 나타내었으나 L-valve를 사용한 장치에서는 최대 $180kg/m^2.s$를 보였다. 이러한 실험 결과를 바탕으로 하여 전산유체역학을 이용한 순환유동층의 유동해석에 관한 연구를 실시하여 실험조건의 변화에 따른 상승관 내부의 수력학적 특성을 비교하였다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2014.02a
• /
• pp.312.1-312.1
• /
• 2014

Chalcopyrite계 화합물 반도체인 $Cu(InGa)Se_2$ (CIGS)는 직접천이형 에너지 밴드갭과 전파장 영역에 대하여 높은 광흡수계수($1{\times}$[10]^5/cm)를 가지므로 두께 $1{\sim}2{\mu}m$인 박막형태으로 고효율의 태양전지 제조가 가능하다. 또한, 박막공정의 저가 가능성을 나타내면서 전세계적으로 많은 연구와 관심을 받고 있고, 현재 상용화되어 있는 결정질실리콘 태양전지를 대체할만한 재료로 주목 받고 있다. 일반적으로, CIGS박막형 태양전지 구성은는 유리를 기판으로 하여 5개의 단위 박막인 Mo 후면전극, p형 반도체 CIGS 광흡수층, n형 반도체 CdS 버퍼층, doped-ZnO 상부 투명전극, $MgF_2$ 반사방지막으로 이루어진다. 이들 중에서 태양전지의 에너지 변환효율에 결정적인 영향을 미치는 구성된다. CIGS 광흡수층의 제조는 크게 진공법과 비진공방법으로 나뉜다. 현재까지 보고된 문헌에 따르면 CIGS 박막형 태양전지의 경우에 동시증발법으로 20.3%의 에너지 변환효율을 보였지만,는데, 이는 진공장비 특성상 공정단가가 높고 대면적화가 어렵다는 단점을 가진다. 따라서, 비진공법을 이용하여 광흡수층 제작하는 것이 기술적으로 진보할 여지가 크다고 볼 수 있다. 반면 현재 상용화되어 있는 결정질실리콘 태양전지를 대체할만한 방법으로 주목 받고 있는 비진공을 이용한 저가공정은 최근 15.5%의 에너지 변환효율이 보고 되었다. 비진공법에는 전계를 이용한 증착법 및 스프레이법으로 나뉘며, 이들 광흡수층 재료의 화학적 합성은 III족 원소인 In, Ga의 함량비에 따라 광흡수층의 에너지 밴드갭(1.04~1.5 eV) 조절이 가능하다. 따라서, 본 연구에서는 비진공법에 사용되는 CIGS재료의 화학적 합성조건을 변화시켜 III족 원소의 조성비 조절을 시도하였다. CIGS 분말 시료의 입자 형태와 크기를 FE-SEM을 이용하여 관찰하였고, 화합물의 성분비를 EDX 및 XRD 분석을 통해 Ga 함량에 따른 구조적 차이를 비교해 보았다.

• Proceedings of the Materials Research Society of Korea Conference
• /
• 2012.05a
• /
• pp.96.2-96.2
• /
• 2012

고체산화물연료전지(SOFC) cell은 cathode, electrolyte 및 cathode층으로 구성되어져 있는데, 이 cell의 적층은 EVD, CVD, sputtering등의 기상공정과 screen printing, tape casting, dip coating등의 습식 공정으로 제조한다. 적층 공정의 경우 supports의 크기와 형태에 따라 적용에 어려움이 있다. 따라서 본 연구에서는 적층공정의 문제점을 해결코자 전사지를 제조하여 평관형 anode supports 위에 적층하여 cell을 제조하였다. 전사지를 이용한 적층방법은 매우 간단하고 두께와 형상제어가 쉽게 가능하였다. 본 연구를 상세히 언급하면 평관형 anode 지지체를 압출법을 통해 제작하였고, 반소된 지지체 위에 anode function layer와 electrolyte(YSZ)층을 형성한 후 $1400^{\circ}C$ 동시 소결하여 치밀한 전해질 층을 형성하였다. 그 후 cthode층을 형성한 후, $1200^{\circ}C$에서 2시간 소결하여 porous한 전극층을 형성하여 cell을 제작하였다. 그 후 Anode supporter위에 전사지를 이용하여 적층한 경우 cell 소결정도를 SEM으로 관찰하였고, 전기화학특성으로는 출력과 분극저항을 측정하였다. 이를 통해 새로운 구성소재 증착방법 즉 전사지를 이용하는 방법을 개발하였다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2011.02a
• /
• pp.112-112
• /
• 2011

유기박막 트랜지스터(Organic Thin Film Transistor: OTFT)는 낮은 공정비용과 기존의 고체 실리콘 트랜지스터로서 실혐 할 수 없는 플렉시블 디스플레이, 스마트카드, 태양전지 등의 매우 넓은 활용범위로 각광받고 있는 연구 분야 중 하나이다. 본 연구에서는 열 증발 증착장비(Thermal Evaporator)를 이용하여 펜타센을 활성층으로 사용한 유기박막 트랜지스터를 제작하였다. Heavily doped된 N형 실리콘 기판을 메탄올, 에탄올, 불산 처리를 하여 세척을 한 후 PECVD를 이용하여 SiO2를 200 nm 증착하였다. 그 후 열 증발 증착 장비를 사용하여 펜타센을 활성층으로 사용하였고, 분말 형태의 펜타센의 질량을 15~60 mg으로 조절하여 활성층의 두께를 조절하였다. 펜타센 증착 후 100도에서 열처리를 하고, 그 후 Shadow Mask를 이용하여 전극을 150nm 증착하였다. 이때 전극은 Au, Al, Ni 세가지 종류를 사용하였다. 펜타센의 질량을 조절하여 증착한 활성층의 두께는 60 mg일 때 약 60 nm, 45 mg일 때 약 45 nm로 1:1의 비율로 올라가는 것을 확인 할 수 있었고, 펜타센의 두께가 30 nm일 때 특성이 가장 잘 나오는 것을 볼 수 있었다. 펜타센의 두께가 두꺼울수록 게이트에서 인가되는 전압의 필드가 제대로 걸리지 않아 특성이 나쁘게 나온 것으로 보인다. 또한 활성층을 30 nm로 고정하고 전극의 종류를 바꿔가며 전기적 특성(캐리어 이동도, 문턱전압, 전달특성 등)을 측정 했을 때 전극으로 Al보다는 Au와 Ni를 사용했을 때 전기적 특성이 더 우수하게 나오는 것을 볼 수 있었다. 메탈과 펜타센과의 일함수 차이에 따른 결과로 보여진다.

• Journal of the Microelectronics and Packaging Society
• /
• v.6 no.1
• /
• pp.81-89
• /
• 1999

The fabrication process for miniaturizing the Electronic Article Surveillance (EAS) sensor was studied using micromachining technique. Two types of sensor structure, free standing membrane type and diving beard type, were proposed and researched for establishing the fabrication process. The membrane type structure was easy to change the sensor shape but had the limitation for miniaturizing, because the size of the sensor depends on the silicon substrate thickness. The diving board type structure has the advantage of miniaturization and of free motion. Since the elastic modulus is not trio high, SiN film is expected to be adequate for the supporting membrane of magnetic sensor. The selectivity of $H_2O_2$for sputtered W with respect to Fe-B-Si, which was studded for magnetic sensor materials, was high enough to be removed after using as a protection layer. Therefore, the diving board type process using the silicon nitride film for the supporter of the sensor material and the sputtered W for protection layer is expected to be useful fur miniaturizing the Electronic Article Surveillance (EAS) sensor.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2016.02a
• /
• pp.428-428
• /
• 2016

Copper indium sulfide (selenide) (CuIn(S,Se)2,CISSe)는 1.0~1.5 eV의 Direct band gap과 105 cm-1이 넘는 큰 광 흡수 계수를 가지고 있어 박막 태양전지의 흡수층으로써 연구되어 왔다. 최근 대량생산 및 저가 공정에 용이하다는 측면에서 용액 공정 기반 CISSe 태양전지 연구가 크게 주목 받고 있다. 용액공정 기반 중 하이드라진을 사용 한 경우 매우 높은 효율을 기록하였으나, 하이드라진 자체의 유독성과 폭발성 때문에 분위기 제어가 필요하고 여전히 저가화 및 대면적 제작에 한계가 있다. 따라서 알코올 솔젤 기반 CISSe 태양전지 제작 연구가 많이 진행되었으나, 결정립 성장 및 칼코겐 원자를 공급하기 위해 불가피하게 황화/셀렌화 후속 열처리 공정을 요구한다. 후속 열처리 공정은 폭발성의 황화수소/황화셀레늄 기체 분위기 제어와 고가의 장비를 필요로 한다. 본 연구에서는 매우 안정적이며 저가 용매인 물과 아민계 첨가제를 이용하여 Cu, In 전구체와 S, Se 이 포함된 Cu-In-S 잉크와 Se잉크를 제작하였다. 잉크 내에 S, Se을 첨가 함으로써 추가적인 후속공정 없이 비활성 가스 분위기에서 고품질의 CISSe 박막 제작을 가능케 하였다. 또한 Se 잉크 증착 횟수에 따른 결정 구조, 광학적 성질의 차이에 주목하였다. 따라서 수계 잉크를 대기 중에서 스핀코팅으로 박막을 제작한 후, Hot plate에서 건조하여 균일한 박막을 제조하고, 제작된 박막을 tube furnace에서 환원 분위기 및 비활성 가스 분위기에서 열처리 진행하여 $1.3{\mu}m$ 두께의 고품질의 CISSe 흡수층을 제작하였다. 이러한 흡수층에 대해 XRD, SEM, EDS 분석을 진행하여, 결정성, 미세구조, 및 조성을 확인하였으며, 제작된 흡수층 위에 버퍼층/투명전극층을 차례로 증착하여 CISSe 태양전지를 제작하여 셀 성능 및 양자 효율 특성을 파악하였다. 또한 액상 Raman 분석을 통해 결정립 성장 과정 메커니즘을 제시하였다.

• Journal of the Korea Convergence Society
• /
• v.12 no.1
• /
• pp.105-110
• /
• 2021

Radiation shielding of affinity material, which is widely used in medical institutions, is made in sheet form and is mainly applied to apron. Shielding performance is presented based on lead equivalent, and is presented as 0.25-0.50mmPb. In the case of shielding materials where lead is used as the main material, the shielding performance can be adjusted by thickness due to the excellent machinability of lead. However, eco-friendly shielding sheets are difficult to control shielding performance based on thickness criteria as shielding performance varies depending on the content of shielding materials, the properties of polymeric materials that are base materials, and the technical differences in the process. In this study, shielding sheets were manufactured based on thickness to solve these problems and the shielding performance was compared in this study. As a result, it was shown that the laminated structure shielding sheet was more effective.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2010.02a
• /
• pp.24-24
• /
• 2010

Chalcopyrite $Cu(In,Ga)Se_2$ (CIGS) 화합물 반도체는 고효율 박막태양전지의 광 흡수층으로 사용되는 물질 중 가장 우수한 효율 (19.9%, NREL 2008)을 보유하고 있다. CIGS는 직접천이형 에너지밴드갭 (direct bandgap)을 가지고 있고, 광흡수계수가 $1{\times}10^5\;cm^{-1}$로서 반도체 중 서 가장 흡수율이 높은 재료에 속하여 두께 $1{\sim}2\;{\mu}m$의 박막으로도 고효율의 태양전지 제조가 가능하고, 또한 장기적으로 전기광학적 안정성이 매우 우수한 특성을 지니고 있다. 현재 고효율 CIGS 셀생성을 위해 널리 사용되고 있는 CIGS 흡수층 성장공정은 "co-evaporation(동시증발법)"과 2-step 공정이라 불리는 "sputter-selenization(스퍼터-셀렌화)" 방법이다. 동시증발법은 개별원소 Cu, In, Ga, Se 들을 고진공 분위기에서 고온 ($550{\sim}600^{\circ}C$)기판위에 증착하는 방법으로 소면적에서 가장 좋은 효율(~20%)을 보이는 공정이다. 하지만, 고온, 고진공 공정조건과 대면적 증착시 온도 및 조성 불균일 등의 문제점 등으로 상용화에 어려움이 있다. 스퍼터-셀렌화 공정은 1단계에서 스퍼터링 방식으로 CuGaIn 전구체를 증착하고, 2단계에서 고온($550{\sim}600^{\circ}C$)하에 $H_2Se$ 혹은 Se vapor와 반응시켜 CIGS를 생성한다. 일본의 Showa Shell와 Honda Soltec 등에 의해 이미 상업화 되었듯이, 저비용 대면적으로 상업화 가능성이 높은 공정으로 평가되고 있다. 하지만, 2단계에서 사용되는 $H_2Se$ 및 Se vapor의 유독성, 기상 Se과 금속전구체 간의 느린 셀렌화 반응속도, 셀렌화반응 후 생성된 CIGS 박막 두께방향으로의 Ga 불균일분포, 생성된 CIGS/Mo 계면 접착력 저하등의 문제점들이 해결되어야만 상업화에 성공할 수 있을 것이다. 본 Tutorial에서는 CIGS 물질의 열역학 상평형과 반응메카니즘에 대해 설명하고, 다양한 생성 공정들을 소개할 것이다.