• 대한전자공학회논문지SD
• /
• 제43권12호
• /
• pp.15-22
• /
• 2006

본 논문에서는 UWB(Ultra Wide Band)통신시스템을 위한 1.8V 8-bit 500MSPS의 D/A 변환기를 제안한다. 전체적인 D/A 변환기의 구조는 높은 선형성과 낮은 글리치 특성을 갖는 상위 6-MSB(Most Significant Bit) 전류원 매트릭스(Current Cell Matrix)와 하위 2-LSB(Least Significant Bit) 전류원 매트릭스로 구성된 2단 매트릭스 구조로 설계하였다. 또한 동일한 지연시간을 갖는 Thermometer Decoder와 고속 동작에서 전력을 최소화하기 위한 저 전력 스위칭 디코더(Current Switching Decoder Cell)를 제안함으로서 D/A 변환기의 고속 동작에서 성능을 향상시켰다 설계된 DAC는 1.8V의 공급전압을 가지는 TSMC $0.18{\mu}m$ 1-poly 6-metal N-well CMOS 공정으로 제작되었으며, 제작된 D/A 변환기의 측정결과, 매우 우수한 동적성능을 확인하였다. 500MHz 샘플링 클럭 주파수와 50MHz의 출력신호에서 SFDR은 약 49dB, INL과 DNL은 각각 0.9LSB, 0.3LSB 이하로 나타났으며, 이 때의 전력소비는 약 20mW로 기존의 8-bit D/A변환기에 비해 매우 낮음을 확인 할 수 있었다 D/A 변환기의 유효 칩 면적은 $0.63mm^2(900um{\times}700um)$이다.

• 전자공학회논문지
• /
• 제49권9호
• /
• pp.251-258
• /
• 2012

SSD (Solid-state Drive), 더 나아가 SSS (Solid-state Storage System)와 같은 고성능 스토리지 요구 사항을 지원하기 위해 최근 낸드 플래시 메모리도 DRAM에서와 같이 SDR (Single Data Rate)에서 고속 DDR (Double Data Rate) 신호구조로 진화하고 있다. 이에 따라 PHY (Physical layer) 회로 기술을 적용하여 협소 타이밍 윈도우 내에서 유효 데이터를 안정적으로 래치하고, 핀 간 데이터 스큐를 최소화하는 것 등이 새로운 이슈로 부각되고 있다. 또한, 낸드 플래시 동작 속도의 증가는 낸드 플래시 컨트롤러의 동작 주파수 상승으로 이어지고 동작 모드에 따라 컨트롤러 내부 소모 전력 변동성이 급격히 증가한다. 공정 미세화와 저전력 요구에 의해 컨트롤러 내부 동작 전압이 1.5V 이하로 낮아지면서 낸드 플래시 컨트롤러 내부 전압 변화 마진폭도 좁아지므로 이러한 소모 전력 변동성 증가는 내부 회로의 정상 동작 범위를 제한한다. 컨트롤러의 전원전압 변동성은 미세공정으로 인한 OCV (On Chip Variation)의 영향이 증가함에 따라 더 심화되는 추세이고, 이러한 변동성의 증가는 순간적으로 컨트롤러의 보장된 정상 동작 범위를 벗어나게 되어 내부 로직의 오류를 초래한다. 이런 불량은 기능적 오류에 의한 것이 아니므로 문제의 원인 규명 및 해결이 매우 어렵게 된다. 본 논문에서는 낸드플래시 컨트롤러 내부의 비정상적 전원 전압 변동하에서도 유효 타이밍 윈도우를 경제적인 방법으로 유지할 수 있는 회로 구조를 제안하였다. 실험 결과 기존 PHY회로 대비 면적은 20% 감소한 반면 최대 데이터 스큐를 379% 감소시켜 동등한 효과를 보였다.

• 전자공학회논문지
• /
• 제50권8호
• /
• pp.128-135
• /
• 2013

본 논문에서는 고전압 공정기술을 이용하여 고속 디밍제어가 가능한 고출력-LED 드라이버를 설계하였다. 제안하는 고출력-LED 드라이버는 디밍신호를 통해서 LED에 필요한 전류량을 예측하고, 예측된 전류의 일부분을 인덕터 전류로 피드백시키는 방법을 사용하여서, LED 전류 상승시간이 최소화되도록 설계하였다. 기존 고출력-LED 드라이버의 최소 LED 전류 상승시간은 $3{\mu}s$로 제한된 반면 제안하는 고출력-LED 드라이버의 최소 LED전류 상승시간은 1/10 정도로 감소되었다. 설계된 LED 드라이버는 $0.35{\mu}m$ 60V BCDMOS 2-poly 4-metal 공정으로 제작되었으며 측정 결과 입력전압 12V, 9개의 백색 LED, 353mA LED전류, 1KHz 디밍주파수에서 LED전류 상승시간과 전력전달효율은 각각 240ns, 93.7%로 측정되었다.

• 한국통신학회논문지
• /
• 제39A권4호
• /
• pp.172-179
• /
• 2014

HEVC (High Efficiency Video Coding) 부호화 기술은 기존 기술을 더욱 정교하게 하고 많은 새로운 부호화 기법을 채택한 결과, 기존 비디오 부호화 표준인 H.264/AVC 대비 약 2배정도 압축률 향상을 이루었다. HEVC에 채택된 새로운 부호화 기술 중 하나인 변환을 생략하고 양자화만을 수행하는 변환생략 부호화 방법은, 특히 컴퓨터로 생성된 인공영상 또는 이와 유사한 성질을 갖는 영상영역의 부호화 시 큰 압축률 향상을 가져올 수 있다. 하지만 입력 영상의 전체 또는 국부적인 성질을 미리 알 수 없기 때문에, 변환생략 필요 여부를 매번 판별하여야 한다. 즉, 변환수행 혹은 변환생략 각 경우의 율-왜곡 비용을 산출하여 부호화모드를 결정하려면 연산복잡도가 증가한다. 본 논문에서는 잔차신호의 주파수적 특성을 고려하여, 변환생략의 율-왜곡 산출 여부에 대한 고속 판별 방법을 제안한다. 제안 방법을 적용할 경우, $4{\times}4$ 변환 블록 부호화 시간의 약 27.1%를 절감할 수 있으며, 이때 저하되는 율-왜곡 성능은 평균적으로 약 0.03% (BDBR)에 불과하다.

• 시큐리티연구
• /
• 제61호
• /
• pp.377-400
• /
• 2019

사진은 가장 일반적으로 사용되는 현장 기록 방법으로, 증거물 관리의 연속성을 유지하고 현상을 있는 그대로 담아낼 수 있기 때문에 범죄수사 및 각종 사고조사에 널리 이용된다. 최근에는 디지털 카메라가 이용되기 때문에 이미지 조작에 따른 진정성(authenticity) 훼손위험이 있어 이미지 증강에 사용할 수 있는 방법이 제한적인데, 그 중 널리 활용되는 하나가 푸리에 변환 (Fourier transform)이다. 푸리에 변환은 이미지를 주파수 신호로 변환하는 것으로, 본 연구에서는 fast Fourier transform (FFT)을 사용하였다. 본 실험에서는 지문을 규칙적인 패턴을 가진 모눈종이나 또 다른 지문과 겹치게 한 뒤 FFT로 분리하였다. 그리고 원래의 지문과 분리한 지문의 품질을 각각 평가하고 비교하였으며, 두 지문이 같은 지문으로 판정될 수 있는지 검사하였다. 규칙적인 패턴을 가진 배경에 찍힌 지문이나 general pattern끼리 겹쳐진 지문을 분리한 경우 지문 융선이 증강되어 식별에 용이하였다. 하지만 core나 delta와 같이 복잡한 패턴끼리 겹쳐진 지문의 경우 원래의 지문보다 FFT로 분리하여 얻은 지문의 품질이 낮고 식별오류가 많았다. 지문 품질의 저하는 감정관의 신뢰성에 부정적 영향을 미칠 수 있다. 연구의 주요 논점은 지문감정 이외에도 디지털이미지 개선기술이 활용되는 여러 상황에서 참고할 수 있을 것이다.

• 대한전자공학회논문지SD
• /
• 제46권9호
• /
• pp.7-13
• /
• 2009

본 논문은 채널당 3.125Gb/s의 전송률을 갖는 다채널 송수신기의 설계를 다룬다 신호 전송 방식은 노이즈에 강하고 전력 소모가 작은 LVDS 구동 회로를 이용하였으며, 제안한 프리-엠퍼시스 회로를 사용하여 송신기의 속도를 향상시켰다. 수신기의 경우, 이중 보간 방식을 기반으로 1/4-rate 클록을 이용하는 저전력 CDR(clock and data recovery)을 제안하였다. 제안한 CDR은 1/2-rate 클록 방식과 동일한 공급 클록 수를 유지하면서 각각의 복원부에서 추가로 필요한 클록을 플립플롭을 이용하지 않고 인버터만으로 생성한다. 이로써 클록 생성기의 주파수를 낮추어 고속 전송을 가능케 하였으며, 공급 클록의 수를 증가시키지 않고 1/4-rate 주파수의 클록을 이용함으로써 CDR을 저전력화하였다. 테스트용 칩은 2개의 채널로 구성되어 있으며 $0.18{\mu}m$ 표준 CMOS 공정을 이용하여 제작되었다. 측정 결과 송신기의 출력 데이터 지터는 100ps(0.3lUI)이며 수신기의 복원 클록의 지터는 47.33ps로 이는 클록 주기의 약 3.7%에 해당한다. 전체 칩의 면적은 $3.5mm^2$이며 전력 소모는 채널당 119mW이다.

• 대한전자공학회논문지SD
• /
• 제48권1호
• /
• pp.14-21
• /
• 2011

본 논문에서는 LTE-Advanced, Software defined radio(SRD)등 4G 이동통신 핵심기술에 응용 가능한 10b 500MS/s $0.13{\mu}m$ CMOS A/D 변환기(ADC)를 제안한다. 제안하는 AD는 저전력 특성을 만족하기 위해 특별한 보정기법을 포함하지 않는 단일 채널 형태로 설계되었으며, 500MS/s의 고속 변환속도를 만족하기 위해 폴딩 신호처리 기법을 사용하였다. 또한 하위 7b ADC의 높은 folding rate(FR)을 극복하기 위해 cascaded 형태의 폴딩 인터폴레이팅 기법을 적용하였으며, 폴딩 버스에서 발생하는 기생 커패시턴스에 의한 주파수 제한 및 전압이득 감소를 최소화하기 위해 folded cascode 출력단을 갖는 폴딩 증폭기를 설계하였다. 제안하는 ADC는 $0.13{\mu}m$ lP6M CMOS 공정으로 설계되었으며 유효면적은 $1.5mm^2$이다. 시제품 ADC의 INL, DNL은 10b 해상도에서 각각 2.95LSB, 1.24LSB 수준으로 측정되었으며, 입력주파수 9.27MHz, 500MHz의 변환속도에서 SNDR은 54.8dB, SFDR은 63.4dBc의 특성을 보인다. 1.2V(1.5V)의 전원전압에서 주변회로를 포함한 전체 ADC의 전력소모는 150mW ($300{\mu}W/MS/s$)이다.

• 한국전자파학회논문지
• /
• 제10권1호
• /
• pp.78-89
• /
• 1999

본 논문에서는 실내환경에서 광대역 선호의 대역내 진폭변동 특성을 개선하기 위하여, 가시거리 및 비가시 거리 환경에서 원형편파 및 수직. 수평편파 안테나를 이용하여 주파수 소인에 의한 광대역 선호를 측정 해석 하였다. 그리고 광대역 전파특성의 개선을 위한 최적조건을 조사하기 위하여, 인간의 움직임 영향과 송선안테 나의 높이에 따른 영향도 해석하였다. 그 결과 비가시거리 환경에서는 편파 다이버시티 수신이 주파수 대역 내 진폭편차의 개선효과가 있음을 확인하였다. 특히, 편파 다이버시티는 원형편파 송신시 수직 및 수평편파에 의한 다이버시티 브랜치를 구성하는 방식이 가장 효과적임을 알았다. 그리고, 인간의 움직임에 의한 영향은 가시거리 및 비가시거리 환경에서 그다지 크지 않았으나, 신호강도의 저하가 더욱 심화되어 실내 디지털 무 선 통선에 있어서 burst error의 원인이 될 수 있음을 예상할 수 있었다. 그리고 송신안테나를 천장높이로 변 경했을 때는 가시거리 환경과 비가시거리 환경이 함께 존재하므로, 이 경우도 고속 무선 전송을 위해서는 편 파 다이버시티를 사용하여 대역내 진폭편차 개선의 필요성을 확인하였다.

• 한국정보통신학회논문지
• /
• 제18권6호
• /
• pp.1407-1412
• /
• 2014

근적외선 파장대역 850 nm ~ 1000 nm에서 레이저를 검출하기 위해 포토다이오드의 분광감응도를 향상시키고자 본 논문에서 실리콘 기반 고감도 PIN 포토 다이오드를 제작하고 전기적 및 광학적 특성을 분석하였다. 제작된 소자는 TO-18형으로 패키징 하였고 포토다이오드의 전기적 특성으로 역 바이어스 전압이 5V일 때 암전류는 Anode 1과 Anode 2는 약 0.055 nA 의 값을 나타내었으며 정전용약은 0V 일 때 1 kHz 주파수 대역에서 약 19.5 pF, 200 kHz 주파수 대역에서 약 19.8 pF의 적은 정전용약을 나타내었다. 또한 출력신호의 상승시간은 10 V의 전압일 때 약 30 ns의 고속 응답특성을 확인하였다. 광학적 특성 분석으로는 880 nm에서 최대 0.66 A/W의 분광감응도 값을 나타내었고 1000 nm에서는 0.45 A/W로 비교적 우수한 분광감응도를 나타내었다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2007년도 추계학술대회 논문집
• /
• pp.229-229
• /
• 2007

나노결정 합금재료를 전력선 통신 커플러용 자심재료로 응용하기 위해서는 고주파 대역에서의 손실 특성이 제어되어야 한다. 즉 고속 전력선 통신을 위한 자심재료의 투자율 및 완화 주파수 등의 전자기적 특성은 30MHz까지 우수하고 안정적으로 유지되어야 하며, 높은 투자율 및 자속밀도, 공진주파수뿐만 아니라 낮은 전력손실 값을 가져야 한다. 따라서 본 연구에서는 나노결점 합금 리본 표면에 딥 코팅, 졸-겔법, 진공함침 등의 방법을 이용하여 PZT, $TiO_2$ 및 $SiO_2$ 등의 산화물 고저항층을 형성시켜 자기적 성질을 유지하면서 고주파 대역의 와전류 손실을 감소시켜 통신용 자심재료로의 응용성을 향상시키고자 하였다. PZT 슬러리의 제타전위 조절을 통해 최적의 분산조건을 얻을 수 있었고, 평균 150nm인 PZT 입자의 초미립자와 가소제, 분산제, 결합제의 첨가조건을 확립할 수 있었다. 딥-코팅은 슬러리 내 유지시간 10초, 인상속도 5mm/min로 30회 반복되었을 때 가정 우수한 특성을 나타내었으며, 고주파 대역에서의 손실 감소효과를 나타내었다. 그리고 졸-겔법에 의해 제조된 슬러리를 이용한 $TiO_2$와 $SiO_2$ 산화물 저항층 코팅을 통해 금속 알콕사이드의 혼합조건 및 저항층 형성용 슬러리의 제조조건을 확립하였고, 합금 리본표면에 균일하고 우수한 점착력을 가지는 저항층을 형성시킬 수 있었으며, 이에 따른 코어손실의 감소효과를 나타낼 수 있었다. 또한 진공 함침법을 통한 저항층 형성에서, $TiO_2$ 나노분말을 표면 저항층으로 코팅했을 때, 가장 높은 코어손실 감소효과를 나타내었다. 한편, 표면 저항층이 형성된 나노결정 합금으로 제조한 자심재료를 이용하여 전력선 통신용 비접촉식 커플러에의 적용과 시험을 통해 고주파 손실 감소효과에 의한 신호전송 특성과 전류특성을 향상시킬 수 있었다.