• 전기전자학회논문지
• /
• 제25권4호
• /
• pp.634-643
• /
• 2021

본 논문에서는 실시간 SAR (synthetic aperture radar) 영상 생성을 위한 RDA (range Doppler algorithm)의 FPGA 기반 가속화 기법을 제안한다. RDA의 연산 과정인 거리 및 방위 압축 연산을 가속하기 위한 시스토릭 어레이 구조 기반 정합 필터와 RCM (range cell migration)을 보상해 주기 위한 고속의 sinc 보간 연산기의 하드웨어 구조를 제시하고, Xilinx Alveo FPGA에 다채널 커널 형태로 구현하여 가속을 진행하였다. 제안된 구조의 하드웨어를 사용하여 4096×4096 크기의 영상 생성시간을 측정한 결과, Nvidia RTX3090 GPU를 사용하여 SAR 영상을 생성하는 시간보다 약 2배 가속이 가능함을 확인하였다. 또한, 제안된 가속 하드웨어는 60,247개의 CLB LUT, 103,728개의 CLB register, 20개의 block RAM tile과 592개의 DPS로 구현 가능하며, 최대 동작속도는 312 MHz임을 확인하였다.

• 정보보호학회논문지
• /
• 제33권6호
• /
• pp.919-928
• /
• 2023

딥러닝 기술은 자율 주행 자동차, 이미지 생성, 가상 음성 구현 등 다양한 분야에서 활용되고 있으며 하드웨어 장치에서 고속 동작을 위해 딥러닝 가속기가 등장하게 되었다. 그러나 최근에는 딥러닝 가속기에서 발생하는 부채널 정보를 이용한 내부 비밀 정보를 복구하는 공격이 연구되고 있다. 본 논문에서는 DNN(Deep Neural Network) 기반 MNIST 숫자 분류기를 마이크로 컨트롤러에서 구현한 후 상관 전력 분석(Correlation Power Analysis) 공격을 시도하여 딥러닝 가속기의 가중치(weight)를 충분히 복구할 수 있음을 확인하였다. 또한, 이러한 전력 분석 공격에 대응하기 위해 전력 측정 시점의 정렬 혼돈(misalignment) 원리를 적용한 Node-CUT 셔플링 방법을 제안하였다. 제안하는 대응책은 부채널 공격을 효과적으로 방어할 수 있으며, Fisher-Yates 셔플링 기법을 사용하는 것보다 추가 계산량이 1/3보다 더 줄어듦을 실험을 통해 확인하였다.

• 한국음향학회지
• /
• 제25권2호
• /
• pp.61-71
• /
• 2006

MP3 부호화 칩을 하드웨어와 소프트웨어 Co-design 개념을 이용하여 설계하고 칩으로 제작하였다. 소프트웨어적인 측면에서 MP3 부호화과정에서 계산량이 가장 많은 distortion control loop를 scale factor pre-calculation을 통하여 계산량을 $67\%$까지 줄였다. 하드웨어적인 측면에서 고속연산이 가능한 32비트 부동소수점 DSP 코어와 Fn (Fast Fourier Transform) 블록의 하드웨어 구현을 통하여 계산량을 줄였다. 설계된 칩을 하드웨어 에뮬레이션을 통하여 검증한 후 0.25um CMOS 공정을 이용하여 제작하였다. 제작된 칩의 크기는 $6.2{\time}6.2mm^2$이었으며, 제작된 칩은 테스트 보드상에서 정성적 정량적인 측면에서 정상적으로 동작하는 것을 확인하였다.

• 대한전자공학회논문지SD
• /
• 제42권1호
• /
• pp.47-55
• /
• 2005

본 논문에서는 각종 고성능 디스플레이 등 주로 고속에서 저전력과 소면적을 동시에 요구하는 시스템 응용을 위한 임베디드 코어 셀로서의 8b 240 MS/s CMOS A/D 변환기 (ADC)를 제안한다. 제안하는 ADC는 아날로그 입력, 디지털 출력 및 전원을 제외한 나머지 모든 신호는 칩 내부에서 발생시켰으며, 본 설계에서 요구하는 240 MS/s 사양에서 면적 및 전력을 동시에 최적화하기 위해 2단 파이프라인 구조를 사용하였다. 특히 입력 단에서 높은 입력 신호 대역폭을 얻기 위해 개선된 부트스트래핑기법을 제안함과 동시에 잡음 성능을 향상시키기 위해 제안하는 온-칩 전류/전압 발생기를 온-칩 RC 저대역 필터와 함께 칩 내부에 집적하였으며, 휴대 응용을 위한 저전력 비동작 모드 등 각종 회로 설계 기법을 적절히 응용하였다. 제안하는 시제품 ADC는 듀얼모드 입력을 처리하는 DVD 시스템의 핵심 코어 셀로 집적되었으며, 성능 검증을 위해 0.18um CMOS 공정으로 별도로 제작되었고, 측정된 DNL과 INL은 각각 0.49 LSB, 0.69 LSB 수준을 보여준다. 또한, 시제품측정 결과 240 MS/s 샘플링 속도에서 최대 53 dB의 SFDR을 얻을 수 있었고, 입력 주파수가 Nyquist 입력인 120 MHz까지 증가하는 동안 38 dB 이상의 SNDR과 50 dB 이상의 SFDR을 유지하였다. 시제품 ADC의 칩 면적은 1.36 ㎟이며, 240 MS/s 에서 측정된 전력 소모는 104 mW이다.

• 한국HCI학회:학술대회논문집
• /
• 한국HCI학회 2006년도 학술대회 3부
• /
• pp.854-858
• /
• 2006

디지털화의 가속, 고속 통신 인프라의 확대 등으로 전자, 정보 통신 기기들이 단일 네트워크로 연결되어 영상 및 음향 정보를 서로 공유할 수 있으며, 생활 공간 내에서 실생활의 질 향상을 위한 지능적 정보 서비스와 자연스럽고 편한 내추럴 인터페이스 기술에 의한 지능형 반응 정보 서비스 공간 기술이 중요한 이슈로 등장하고 있다. 본 연구에서는 지능형 반응 공간의 물리적 객체로서 학교, 연구 기관 및 회사 등의 회의실을 선정한다. 그리고, 이를 대상으로 회의 참여자들이 자연스럽고 편리하게 의견 교환, 관련 자료 및 정보 처리를 할 수 있는 시스템 구축을 위한 아키텍처에 대하여 논의한다. 본 연구에서 제안하는 시스템 아키텍처는 회의와 관련된 문서나 회의 내용 등의 정보를 실감 가시화 노드로 추상화되고 메타 정보화함으로써 전체 회의 내용의 파악과 회의 정보에 대한 체계적이고 논리적인 관리를 가능하게 한다. 또한 여러 사람의 공동 작업을 필요로 하는 정보 또는 문서에 대한 동시 편집 기능과 자연스러운 동작에 의한 데이터 조작을 지원하는 실감 워크벤치 및 워크스크린 기술, 정보 핸들링의 다양성과 조작의 편리성을 위한 실감 아이콘에 의하여 자연스럽고 편리한 회의를 가능하게 한다. 그리고, 이러한 요소 기술들이 에이전트에 의해 회의 프로세스 및 요소 기술들의 시스템적 통합을 가능하게 한다.

• 한국전자파학회논문지
• /
• 제21권6호
• /
• pp.651-659
• /
• 2010

본 논문에서는 software defined radio(SDR) 기반의 고속의 다중 모드, 다중 대역을 위한 새로운 six-port 직접변환 수신기를 제안한다. 설계한 수신기는 2개의 CMOS four-port BPSK 수신기와 직교 LO 신호 발생을 위한 이중 대역 1단 polyphase 필터로 구성되어 있다. 0.18 ${\mu}m$ CMOS 공정을 이용하여 마이크로파 대역에서 처음으로 개발한 four-port 수신기는 두 개의 능동 결합기, 능동 발룬, 두 개의 전력 검출기 및 아날로그 디코더로 구현되어 있다. 제안한 polyphase 필터는 type-I 구조를 선택하였으며, LO 신호의 전력 손실을 줄이기 위하여 1단으로 구현 하였고, 커패시터를 사용하는 것 대신하여 LC 공진구조를 적용하여 이중 대역 동작을 구현하였다. 제안한 sixport 수신기의 RF 가용범위를 확장하기 위하여, six-port junction과 전력 검출기에 I/Q 위상 및 크기를 보정하는 회로를 추가하였다. 제안한 회로에서 위상과 크기 부정합의 보정 범위는 각각 8도와 14 dB이다. 제작한 six-port 수신기는 이중 대역인 900 MHz와 2.4 GHz 대역에서 M-QAM, M-PSK의 40 Msps의 변조 신호를 성공적으로 복조하였다.

• 방송공학회논문지
• /
• 제17권2호
• /
• pp.374-387
• /
• 2012

본 논문에서는 이산 웨이블릿 패킷 변환을 이용하여 디지털 홀로그램의 중요 성분을 추적하고 암호화하는 알고리즘을 위한 하드웨어를 구현하였다. 웨이블릿 변환과 부대역의 패킷화를 이용한 암호화 방법을 이용하고, 적용된 암호화 기법은 웨이블릿 변환의 레벨과 에너지 값을 선택함으로써 다양한 강도로 암호화가 가능하다. 디지털 홀로그램의 암호화는 크게 두 부분으로 구성되는데 첫 번째는 웨이블릿 변환을 수행하는 것이고, 두 번째는 암호화를 수행하는 것이다. 고속의 웨이블릿 변환을 하드웨어로 구현하기 위해서 리프팅 기반의 하드웨어 구조를 제안하고, 다양한 암호화를 수행하기 위해서는 다중모드를 가지는 블록암호시스템의 구조를 제안한다. 동일한 구조의 반복적인 연산을 통해서 수행되는 리프팅의 특성을 이용하여 단위 연산을 수행할 수 있는 셀을 제안하고 이를 확장하여 전체 리프팅 하드웨어를 구성하였다. 블록 암호시스템의 구성을 위해서 AES, SEED, 그리고 3DES의 블록암호화 알고리즘을 사용하였고 데이터를 최소의 대기시간(최소 128클록, 최대 256클록)만을 가지면서 실시간으로 데이터를 암호화 혹은 복호화시킬 수 있다. 디지털 홀로그램은 전체 데이터 중에서 단지 0.032%의 데이터만을 암호화되더라도 객체를 분간할 수 없었다. 또한 구현된 하드웨어는 $0.25{\mu}m$ CMOS 공정에서 약 20만 게이트의 자원을 사용하였고, 타이밍 시뮬레이션 결과에서 살펴볼 때 약 165MHz의 클록속도에서 안정적으로 동작할 수 있었다.

• 한국산학기술학회논문지
• /
• 제19권10호
• /
• pp.339-345
• /
• 2018

본 논문은 기존의 단일 파장의 UV(Ultraviolet: 자외선)-LED(Light-Emitting Diode) 경화형 코팅 방법과 달리 UV 파장에서 동작되는 LED를 중첩한 다중 집광성 UV-LED 경화형 코팅의 경화 특성에 대해 연구하였다. 각각 365nm, 395nm, 420nm, 450nm 단일 파장의 UV-LED 광원을 선정하여 광원의 광속, 지향각 등 광 특성을 분석하였으며, 또한 UV-LED 광원의 파장별 경화 특성에 대해 분석을 통하여 복합 파장에 대한 LED를 최적화를 진행하였다. 다파장 UV 광원이 중첩되었을 경우 경화 성능 상태를 전산모의 실험을 통해 예측하였으며 실제 설계 및 제작을 하였다. 내부 고속경화도 향상을 위해 각각의 LED를 집광시켜 동일한 위치에서 다파장이 합성, 집광되는 multi-spot 방식 모듈을 제작하여 파장 조합 조건을 달리하여 경화제의 접착력 및 표면, 내부 경화도를 실험하였다. 경도계와 FT-IR 분석 장비를 이용하여 표면 경화와 내부 경화 상태를 비교 분석하였다. 그 결과, 단일 파장보다 UV-LED 4파장을 중첩한 multi-spot방식이 표면 및 내부 경화도의 특성이 높아짐을 확인할 수 있었다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2001년도 봄 학술발표논문집 Vol.28 No.1 (A)
• /
• pp.37-39
• /
• 2001

반도체 설계는 급속한 기능 추가와 기가 헬쯔에 육박하는 고속 동작에 부응하는 제품의 설계와 빠른 출시를 위하여 다방면의 연구를 거듭하고 있다. 하지만, 인터넷과 정보 가전의 모바일 기기에서 요구하는 폭발적인 기능의 추가와 가전기기의 최소화를 위하여서는 그 요구를 감당하지 못하고 있다. 이를 위한 방안으로 설계 재활용과 System-On-Chip의 설계가 수년 전부터 대두되었으나 아직 큰 실효를 거두지 못하고 있다. SoC설계는 다기능을 한 칩에 구성하는 방법을 시도하고 있고, 설계 재활용은 기존의 설계(IP)를 다른 것과 혼합하여 필요한 기능을 제공하는 방법이 시도되고 있다. 이 두가지의 VLSI 설계 방식 흐름을 가능하도록 하기 위한 연구로써, 레이아웃 이식에 관한 연구를 진행하였다. IP 재활용을 위하여서는 다양한 공정변화에 신속히 대응하고, 기존의 설계 설계규칙으로 설계된 면을 현재의 공정인 0.25um, 0.18um 테크놀러지에 맞도록 변환하는 VLSI 소프트웨어 시스템을 필요로 한다. 레이아웃 설계도면을 분석하여 소자 및 배선을 인식하는 알고리즘을 연구와 개발하고, 도면을 첨단 테크놀러지의 설계 규칙에 부응하도록 타이밍, 소비 전력, 수율을 고려한 최적의 소자 및 배선의 크기를 조절하는 방법을 고안하며, 칩 면적을 최적화할 수 있는 컴팩션 알고리즘을 개발하여 레이아웃 설계 도면을 이식할 수 있는 자동화 소프트웨어 시스템을 연구하였다. 더불어, 현재 반도체 소프트웨어 시스템의 최대 문제점에 해당하는 처리 속도와 도면의 처리 능력을 비교, 검토하여 본 연구가 속도면에서 평균 27배 효율면에서 3배 이상의 상대우위를 점하였다.전송과 복원이 이루어질 것이다.하지 않은 경우 단어 인식률이 43.21%인 반면 표제어간 음운변화 현상을 반영한 1-Best 사전의 경우 48.99%, Multi 사전의 경우 50.19%로 인식률이 5~6%정도 향상되었음을 볼 수 있었고, 수작업에 의한 표준발음사전의 단어 인식률 45.90% 보다도 약 3~4% 좋은 성능을 보였다.으로서 hemicellulose구조가 polyuronic acid의 형태인 것으로 사료된다. 추출획분의 구성단당은 여러 곡물연구의 보고와 유사하게 glucose, arabinose, xylose 함량이 대체로 높게 나타났다. 점미가 수가용성분에서 goucose대비 용출함량이 고르게 나타나는 경향을 보였고 흑미는 알칼리가용분에서 glucose가 상당량(0.68%) 포함되고 있음을 보여주었고 arabinose(0.68%), xylose(0.05%)도 다른 종류에 비해서 다량 함유한 것으로 나타났다. 흑미는 총식이섬유 함량이 높고 pectic substances, hemicellulose, uronic acid 함량이 높아서 콜레스테롤 저하 등의 효과가 기대되며 고섬유식품으로서 조리 특성 연구가 필요한 것으로 사료된다.리하였다. 얻어진 소견(所見)은 다음과 같았다. 1. 모년령(母年齡), 임신회수(姙娠回數), 임신기간(姙娠其間), 출산시체중등(出産時體重等)의 제요인(諸要因)은 주산기사망(周産基死亡)에 대(對)하여 통계적(統計的)으로 유의(有意)한 영향을 미치고 있어 $25{\sim}29$세(歲)의 연령군에서, 2번째 임신과 2번째의 출산에서 그리고 만삭의 임신 기간에, 출산시체중(出産時體重) $

• 한국산학기술학회논문지
• /
• 제21권8호
• /
• pp.18-25
• /
• 2020

사물인터넷 기술의 발전에 따라 사물 간 데이터 통신이 확장되고 있는 추세이다. 관련 기술을 차량에 접목하고자 하는 차량간 데이터 통신기술과 관련된 연구가 활발히 진행되고 있다. 이동식 단말의 데이터 통신을 위해서는 데이터 안정성과 신뢰성, 실시간성이 보장되어야 한다. 무선 네트워크의 대역폭과 통신 속도, 무선 포화도에서 유리한 5GHz Wi-Fi 대역을 차량간 데이터 통신 네트워크로 선정하였다. 5GHz Wi-Fi 네트워크를 차량용 네트워크에 설계 및 구현하기 위한 분석을 진행한다. 이동통신 단말장치의 특성을 고려하고 고속데이터 스위칭이 가능하도록 연속적 가변 통신 구조를 제안한다. AP접속 절차를 단순화해 무선 단말 간 접속시간 지연을 줄인다. TCP/IP기반 DHCP 서버 기능을 제한하고 동보전송 프로토콜 방식으로 구현함으로써, 단말장치간의 통신지연을 개선한다. 일반적인 상용 Wi-Fi 통신 방식과 대비하여, 접속 동작 및 반응속도가 5초 이상 향상되었다. 이 방식을 활용하여 차량 간 다양한 이벤트 데이터 통신에 확장 적용이 가능하다. 또한 무선 데이터 기반 지능형 도로망과 자율주행을 위한 체계로 확장이 가능하다.