• Proceedings of the KIPE Conference
• /
• 2018.07a
• /
• pp.336-337
• /
• 2018

전력 전자 시스템 내의 전도성 노이즈는 반도체 스위칭 소자의 고속 동작에 큰 영향을 받는다. 특히 실리콘 카바이드 (SiC) 등의 신소재 반도체 소자 (wide band-gap device, WBG device) 특유의 고속 dv/dt 특성이 전력전자모듈 (power electronics module, PEM) 내의 기생 용량 (parasitic capacitance)에 인가될 경우 상당한 전도성 노이즈의 원인이 되므로 이를 해결할 필요가 있다. 본 논문에서는 유전율이 낮은 재료를 PEM 내부에 사용함으로써 기생 용량을 줄이고, 따라서 공통 모드 전류의 발생 또한 최소화할 수 있는 설계를 제안한다. 제안된 PEM 설계 기법은 외부 필터를 필요로 하지 않으며, PEM 내의 스위칭 소자-방열 소자간 열저항 (thermal resistance)를 증가시키지 않으면서도 기생 용량을 최소화하여 노이즈를 억제한다. 제안된 방법으로 제작된 PEM을 1 kW 출력 100 kHz 스위칭 주파수의 강압형 dc-dc 컨버터에 적용하여 공통모드 전도성 전류가 줄어듬을 증명하였다.

• Proceedings of the Korean Information Science Society Conference
• /
• 2004.10c
• /
• pp.316-318
• /
• 2004

유선, 무선을 합하여 초고속 네트워크의 사용이 급격하게 증가됨에 따라 고속의 네트워크 통신 서비스에 대한 요구가 증가 하였으며 차별화된 인터넷 서비스에 대한 요구가 증가함에 따라 IP 기반의 스위치가 등장하게 되었다. 이러한 스위치의 이슈는 IT 포워딩, 고속 스위치 패브릭 등의 문제를 포함하게 된다. 현재까지의 모든 패킷 스위치는 그 내부적으로 HOL블로킹에 의한 성능 저하의 영향을 최소화하기 위하여 여러 가지 스케줄링 알고리즘을 사용한다. 본 논문에서는 Gigabit 으로 동작하는 패킷 스위치 중에서 Strict Priority 알고리즘, Round Robin 알고리즘을 분석하고 각각의 스케줄러가 COS 기반과 어떤 관계가 있으며 더불어 COS 기반에 따라, 스케줄러를 동적으로 변경하여 기존의 Static 하게 정책적으로 사용되던Algorithm 과의 차별성을 두어 동적 스케줄러의 선택에 의한 Packet 처리 성능향상을 보이도록 한다.

• Electronics and Telecommunications Trends
• /
• v.30 no.3
• /
• pp.64-73
• /
• 2015

최근 위성통신은 물리계층의 고속 모뎀, 링크 계층에서의 고효율 패킷처리 기술 등의 발달로 양방향 광대역 멀티미디어 통신 서비스를 제공할 수 있는 기반을 마련하였다. 그러나 긴 전송 지연시간과 유선망에 비해 여전히 높은 패킷 손실률을 갖는 위성링크 고유의 특징은 현재 통신을 위해 가장 많이 사용하는 전송계층 프로토콜인 TCP(Transmission Control Protocol)를 여전히 위성망에서 제대로 동작시키기 어렵게 만들고 있다. 이에 본고에서는 위성망에서 TCP가 갖는 문제점을 해결하기 위해 도입된 PEP(Performance Enhancing Proxy) 기술에 대해서 관련 표준문서에서부터, 다양한 PEP 구성형태, 그리고 응용계층, 전송계층, 네트워크 계층에 따라 각각 적용된 PEP 주요 기술들을 살펴보고, 더불어 해외의 주요 PEP 제품들의 특징들을 분석함으로써 PEP 관련 전반적인 기술동향을 살펴보고자 한다.

• Proceedings of the IEEK Conference
• /
• 2006.06a
• /
• pp.561-562
• /
• 2006

This paper presents an SRAM which uses the technique to equalize the internal cell node by adding an NMOS transistor. Accordingly, the write driver operates rapidly in a differential current of bit lines, and the operation speed of SRAM improves. An SRAM was implemented with a memory cell, a sense amplifier and a write driver. The SRAM obtained the performance of 18% power reduction and improvement of 56% operation speed. And Power delay product was reduced with 63%. The proposed SRAM was designed based on a 0.35um 1P4M CMOS technology.

• Information and Communications Magazine
• /
• v.23 no.10
• /
• pp.53-62
• /
• 2006

다양한 유무선 액세스망들이 IP기반 공통의 코어망을 이용할 수 있도록 연동되는 BcN에서는 휴대단말이 이종망간에 이동하는 상황에서도 끊김 없는 서비스를 제공하는 것이 필수 요소 기술이고, 이를 지원 하기 위해서 고속의 핸드오버 기능 및 위치 관리 기능이 필요로 된다. 특히 고속의 핸드오버를 수행하기 위해서는 액세스망에 의존적인 데이타링크 계층 기능들과 IP기반 이동성 기능들이 밀접히 연계되어 동작되어야 한다. 본 고에서는 IP망에서의 대표적인 이동성 지원 방법인 Mobile IP 기술과 데이터링크 계층의 이동성 관련 트리거 정보를 통일돈 형태로 상위 계층으로 전달하는 IEEE 802.21 MIH(Media Independent Hanover) 기술에 대해 소개하고 Mobile IP와 MIH기술을 바탕으로 이종망간에 끊김없는 이동성을 제공하는 방법에 대해서 살펴볼 것이다.

• ETRI Journal
• /
• v.13 no.3
• /
• pp.3-13
• /
• 1991

본 논문에서는 FDDI(Fiber Distributed Data Interface) 프로토콜의 성능분석을 위한 시뮬레이션 모델을 제안하며, 그 활용방안을 제시하였다. FDDI는 ANSI의 X3T9.5 위원회를 통해 표준화가 진행되어 온 프로토콜로서, 광섬유를 전송매체로 하여 100 Mbps의 전송속도에서 동작하는 고속 근거리망이다. FDDI는 IEEE 802.5 표준인 토큰 링 방식을 기초로 하였지만, 광섬유 링크상에서의 고속 데이터 전송을 가능케하기 위하여 기존의 토큰 링 방식에 존재하지 않는 TTR(Timed Token Rotation) 프로토콜을 사용한다. 본 논문에서는 동기 및 비동기 프레임의 전송 지연시간, 큐의 평균 길이, 전송된 프레임의 수(공정성), FDDI의 실시간 특성, 프레임 처리율,FDDI 토큰링의 효율 등을 측정하여 FDDI 토큰링의 성능을 분석하고 이에 따른 활용방안을 제시하였다.

• The Journal of Korean Institute of Communications and Information Sciences
• /
• v.27 no.10C
• /
• pp.999-1007
• /
• 2002

In this paper, the operation of matched filter for searching initial synchronization in direct sequence spread spectrum receiver is studied. The implementation model of the matched filter by HDL (Hardware Description Language) is proposed. The model has an architecture based on parallelism and pipeline for fast processing, which includes circular buffer, multiplier, adder, and code look-up table. The performance of the model is analyzed and compared with the implementation by a conventional digital signal processor. It is implemented on a FPGA (Field Programmable Gate Array) and its operation is validated in a timing simulation result.

• Proceedings of the KIEE Conference
• /
• 2001.07d
• /
• pp.2714-2716
• /
• 2001

본 논문에서는 일대일 전송에 국한되어 사용되는 전이중 패스트 이더넷 방식을 응용하여 고속 브로드 캐스팅 통신망을 구성하고 실시간 전송을 요구하는 데이터를 효율적으로 전달할 수 있는 알고리듬을 제시한다. 제안된 통신망의 세부구조와 통신망의 데이터 송수신 동작 등을 설명하고, 실시간 데이터 전송을 보장하기 위하여 실시간 메시지 스케줄링 알고리듬을 제시한다. 제시된 알고리듬을 적용하였을 때의 각종 시변수들에 대한 수학적인 분석을 통하여 실시간성 보장에 대한 성능평가를 포함한 통신망 성능 평가를 수행한다. 제안된 통신망 FER(Full-duplex Ethernet networks for Real-time communication)의 실제 구현 및 응용 대상에 대해서 언급한다.

• The Transactions of the Korean Institute of Power Electronics
• /
• v.5 no.3
• /
• pp.246-253
• /
• 2000

전동기의 제어기법과 제어기 등의 발달로 유도전동기는 산업용으로 널리 보급되고 있으며, 유도전동기를 고효율로 제어하기 위하여 PWM 인버터가 널리 사용되고 있다. 그리고 IGBT와 같은 고속 스위칭 소자의 발달로 인해 전압형 PWM 인버터의 스위칭 주파수가 증가가 가능하게 됐으며, 그로 인해 매우 우수한 동작 특성을 가지게 되었다. 그러나 고속 스위칭은 전압과 전류의 급격한 변화로 인해 매 스위칭마다 발생하는 고주파 성분의 커먼 모드전압과 전류를 발생하게 되고 이들은 베어링 전류와 축전압, 전도 및 방사 EMI, 기기의 절연수명 단축, 등의 악영향을 유발한다. 본 연구에서는 이러한 커먼 모드 전압과 전류에 대한 시스템 레벨 해석이 가능한 시뮬레이션 기법에 대해 실제 측정과 시뮬레이션을 통해 검정하였다. 이를 통해서 커먼 모드 전압과 전류가 PWM 인버터 시스템의 각 부에 미치는 영향을 쉽게 확인 할 수 있으며, 커먼 모드 전압과 전류의 저감을 위해 추가될 수 있는 부가적인 보조회로의 영향에 대해서도 제시된 시뮬레이션 기법을 통해 확인 할 수 있다.

• Proceedings of the KIPE Conference
• /
• 2014.07a
• /
• pp.229-230
• /
• 2014

본 논문은 고속전철용 1C1M 추진제어장치의 개발에 관한 것이다. KTX-산천 추진제어장치와 호환되도록 컨버터 부분은 DC링크를 공유하여 컨버터 2대를 병렬 운전하도록 하였다. 인버터 2대를 배치하여 견인전동기를 개별적으로 제어할 수 있도록 하였다. 동일 대차에서 1축, 2축 바퀴의 직경차는 1C2M 추진제어장치에서는 4mm 이하로 관리되고 있다. 1C1M 추진제어장치를 개발하여 바퀴의 직경차가 40mm 이하로 관리되도록 바퀴 직경관리 기준을 향상 시켜 바퀴의 사용 시간을 연장할 수 있도록 하였다. 컨버터, 인버터가 중고장에 의하여 차단 시 고장난 컨버터, 인버터 군을 차단하고 나머지 컨버터, 인버터 군은 재기동하는 충전회로 및 시퀀스를 추가하여 50% 동력을 사용하도록 하였다. 개발된 추진제어장치는 전력회로 시험, 기능 동작 시험을 통하여 제어가 원활히 수행됨을 확인하였다.