• Information and Communications Magazine
• /
• v.23 no.5
• /
• pp.28-44
• /
• 2006

• Communications of the Korean Institute of Information Scientists and Engineers
• /
• v.14 no.7
• /
• pp.27-35
• /
• 1996

• Journal of KIISE:Computing Practices and Letters
• /
• v.13 no.5
• /
• pp.252-259
• /
• 2007

With the rapid development of multimedia applications and wireless communication networks, consumer demand for video-over-wireless capability on mobile computing systems is growing rapidly. In this regard, this paper introduces YUV-aware instructions that enhance the performance and efficiency in the processing of color image and video. Traditional multimedia extensions (e.g., MMX, SSE, VIS, and AltiVec) depend solely on generic subword parallelism whereas the proposed YUV-aware instructions support parallel operations on two-packed 16-bit YUV (6-bit Y, 5-bits U, V) values in a 32-bit datapath architecture, providing greater concurrency and efficiency for color image and video processing. Moreover, the ability to reduce data format size reduces system cost. Experiment results on a representative dynamically scheduled embedded superscalar processor show that YUV-aware instructions achieve an average speedup of 3.9x over the baseline superscalar performance. This is in contrast to MMX (a representative Intel#s multimedia extension), which achieves a speedup of only 2.1x over the same baseline superscalar processor. In addition, YUV-aware instructions outperform MMX instructions in energy reduction (75.8% reduction with YUV-aware instructions, but only 54.8% reduction with MMX instructions over the baseline).

• KIPE Magazine
• /
• v.9 no.2
• /
• pp.23-25
• /
• 2004

1980년대 초반까지 대부분의 제어기는 아날로그 형태로 구성되어 복잡한 연산을 수행하기에는 많은 제약이 있었으나, 1980년대 초반부터 일반에게 소개되기 시작한 마이크로프로세서는 과거 불가능하다고 여겨졌던 연산을 현실화하는 계기를 마련하였다. 초기에는 8비트 혹은 16비트 형태의 마이크로프로세서가 주류를 이루었으나. 컴퓨터 및 반도체 분야의 눈부신 발달에 힘입어 80년대 중반에는 32비트 고성능 Digital Signal Processor(DSP)가 출현하게 된다.(중략)

• Proceedings of the Korean Information Science Society Conference
• /
• 2002.10e
• /
• pp.628-630
• /
• 2002

기가급 이상의 고속 인터넷 접속이 필수적인 고성능 리눅스 서버 시스템에 사용되는 네트워크 프로토콜의 성능향상을 위하여, 기존의 소프트웨어 성능향상 기술과 고속 패킷 처리 전용의 네트워크 프로세서를 활용하여 고속 네트워크 프로토콜을 설계 및 구현하였다. 네트워크 정합 장치로는 인텔의 IXP1200 네트워크 프로세서가 탑재된 네트워크 카드를 사용하였고, 리눅스 커널의 TCP／UDP／IP 네트워크 프로토콜 스택 중 계층 3 IP 프로토콜 이하를 네트워크 프로세서가 처리하게 함으로써 커널의 오버헤드를 줄이고, 고속의 프로토콜 처리가 가능하게 되었다.

• Review of KIISC
• /
• v.16 no.3
• /
• pp.34-40
• /
• 2006

고속 암호프로세서는 매우 큰 대역폭을 필요로 하는 네트워크 보안 장비, 서버 시스템의 보안의 필수 요소이다. 암호 프로세서는 고속 대용량 처리를 위한 고성능 쪽과 유비쿼터스 등 이동 환경에 적합한 초소형 저전력 쪽으로 크게 두 가지로 나누어 질 수 있다. 이 논문에서는 암호 프로세서의 고속 구현의 몇 가지 요소 기술 들을 살펴 본다. 일반적으로 디지털 논리 설계에 많이 쓰이고 있는 파이프라인 기법과 이를 적용한 결과들을 살펴보고, 여러 개의 암호 코어를 쓰는 방법, 하나의 암호 코어로 여러 개의 세션을 처리할 때 속도 저하를 막기 위한 세션 변경 방법을 설명한다. 끝으로 처리 성능에 영향을 주는 인터페이스 부분을 USB2.0의 보기를 들어 살펴본다.

• Proceedings of the Korean Information Science Society Conference
• /
• 2002.10c
• /
• pp.688-690
• /
• 2002

고성능 슈퍼스칼라 프로세서에서는 명령어 수준 병렬성(Instruction Level Parallelism, ILP)의 장애인 명령어간의 종속 관계 중 데이터 종속관계를 극복하기 위해 값 예측기를 이용하여 모험적으로 명령어들을 실행한다. 값 예측 시에 필요한 테이블 참조와 값 예측 실패 시 실행되는 잘못된 명령어의 실행은 프로세서의 부가적인 전력 소모를 요구한다. 본 논문에서는 값 예측기와 Cai-Lim의 전력모델을 슈퍼스칼라 프로세서 사이클 수준 시뮬레이터인 SimpleScalar 3.0 툴셋에 삽입하여 전력 소모량을 측정하고 분석한다.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2011.04a
• /
• pp.183-186
• /
• 2011

본 논문에서는 모바일 초음파(mobile ultrasound) 영상신호의 빔포밍 알고리즘에서 요구되는 고성능 및 저전력을 만족시키는 매니코어 프로세서에 대한 디자인 공간 탐색 방법을 소개한다. 매니코어 프로세서의 디자인 공간 탐색을 위해 매니코어의 각 프로세싱 엘리먼트(Processing Element, PE)당 초음파 영상신호 데이터의 수를 변화시키는 실험을 통해 실행시간, 에너지 효율 및 시스템 면적 효율을 측정하고, 측정된 결과를 바탕으로 최적의 매니코어 프로세서 구조를 선택하였다.

• Proceedings of the Korean Information Science Society Conference
• /
• 2003.10a
• /
• pp.202-204
• /
• 2003

EISC ISA를 기반으로 한 64 비트 고성능 내장형 마이크로프로세서 AE64000의 효과적인 성능 향상을 위해서 비용 대비 성능 향상이 우수한 분기 예측 기법을 도입하여 AE64000 파이프라인에 적합한 분기 예측기를 추가로 설계하고 SPEClnt 벤치마크 및 타 내장형 벤치마크의 성능 분석 시뮬레이션을 통해 최적의 분기 예측기의 구조를 결정하였다. AE64000에서 LERI 명령 처리를 위해 AE64000 파이프라인에 추가된 독특한 IFU에 의하여 복잡성을 갖지만, IF 단계의 PC 대신에 IFU 단계의 PrePC를 이용하여 분기 명령을 명령어 prefetch 단계에서 예측함으로써, 올바른 분기 예측시 분기로 인한 손실을 제거할 수 있다. 결과적으로 최종 선정된 최적의 분기 예측기는 Verilog로 구현하여 AE64000 프로세서 코어 모델과 통합 합성하였고 아울러 추가되는 면적과 최종 목표 클럭에 동작하기 위한 타이밍 분석을 통해 최종 생산에 적합하도록 설계된 분기 예측기의 기능 및 타이밍 검증을 수행하였다. 최종 구현된 분기 예측기는 프로세서 칩 전체의 1% 미만의 비용으로 최고 12%의 성능 향상을 달성하여 성능 대비 면적의 효율성에서 높은 결과를 보였다.

• Proceedings of the Korean Information Science Society Conference
• /
• 2003.10c
• /
• pp.121-123
• /
• 2003

현재 사용되는 PDA, 핸드폰 등의 이동기기는 보다 좋은 성능과 향상된 기능에 대한 시장의 지속적인 요구로 고성능을 요구하는 응용 프로그램이 점차 추가되고 있다. 이에 고성능 프로세서의 탑재가 일반화 되고 있으며, 그에 따른 전력 소비 또한 증가하고 있다. 시스템 전력 사용량의 증가 문제를 해결하고자 DVS기법, DPM기법 둥이 제시되었으나 모바일 기기에 저전력 프로세서의 탑재가 일반화 되면서 전체 에너지 소비측면에서 디바이스의 비중이 상대적으로 증대되어 기존 스케줄링 기법은 하나의 시스템 요소만을 위한 최적화 방법을 제시할 뿐 전체 시스템의 에너지 소비를 최적화시키지는 못하게 되었다. 이에 본 논문에서는 이동기기에서 프로세서의 속도를 결정하는 과정과 스케줄러가 태스크의 우선순위를 결정하는 과정에 있어 단위 시간당 디바이스의 에너지 소비가 프로세서의 단위 시간당 에너지 소비보다 큰 현실을 반영하여, 태스크의 실행 중 필요한 디바이스의 전력 소모량을 기준으로 스케줄러가 프로세서 최적화 정책과 디바이스 최적화 정책 중 올바른 스케줄링 정책을 선택하여 프로세서의 속도를 결정하고 실행순서를 조절함으로써 시스템의 가용시간을 향상시키는 기법을 제안한다.