• Title/Summary/Keyword: 고리형 위상구조

Search Result 4, Processing Time 0.017 seconds

Impossible Drawing Using a Loop of Layered Depth Images (계층적 깊이 영상의 고리형 맞물림을 이용한 비현실적 그림 생성)

  • Lee, Yun-Jin;Kim, Jun-Ho
    • The Journal of the Korea Contents Association
    • /
    • v.9 no.7
    • /
    • pp.102-109
    • /
    • 2009
  • In this paper, we present an algorithm which generates the impossible drawings after the manner of M.C. Escher. A class of the impossible drawings, focused on this paper, depicts the non-realistic configuration such that an ascent (or a descent) looks like keeping on permanently with a height-deceptive loop. We analyze the fact that the ascending direction in the non-realistic illustrations comes not from the physical heights of the objects but from the artist's intended forwarding direction about the loop, which does not have any physical sense of depths. The basic idea to support such impossible drawings is to use a loop of layered depth images (LDIs), where several LDIs are arranged along with the forwarding direction of the loop while having the physically constant heights. The height-deception between two adjacent objects comes from the layer values in the LDIs. In this paper, we propose a NPR system which can manipulate a shape of the loop and layer values of the LDIs and demonstrate several impossible drawings results generated by using our system.

Multi-channel phase measurement system based on the recursive implementation of sliding DFT on FPGA (Sliding-DFT를 이용한 다채널 위상 측정 FPGA 시스템)

  • Ahn, Byoung-Sun;Jung, Sun-Yong;Lee, Jae-Sik;Chang, Tae-Gyu
    • Proceedings of the KIEE Conference
    • /
    • 2003.07d
    • /
    • pp.2678-2680
    • /
    • 2003
  • 본 논문에서는 sliding-DFT의 순환구현을 기반한 실시간 위상 측정 앨고리즘을 제시하였다. 종래의 순환형 SDFT 기반 위상 측정 기법은 단일 계수를 사용하기 때문에 계수 근사가 적용되는 하드웨어 구현시 심각한 오차 파급 특성을 나타낸다. 본 논문에서는 순환 구조이면서 회전 위상을 보정을 통해 N-point DFT의 N개의 모든 계수를 적용한 위상 측정 기법을 제시하였고, FPGA 등 하드웨어 구현에 있어서 계수의 유한 비트 근사에 따르는 성능 열화를 해석하였다. 제안한 위상측정 앨고리즘은 실시간 다채널 위상 측정이 가능하도록 FPGA에 구현하였고 동작을 확인하였다.

  • PDF

창업기반 지역혁신형 대학체계 구축 및 활성화 방안에 관한 연구

  • Kim, Yong-Tae
    • 한국벤처창업학회:학술대회논문집
    • /
    • 2021.04a
    • /
    • pp.75-78
    • /
    • 2021
  • 최근 대학을 둘러싼 외부 환경은 학령인구 감소로 인한 대학 입학자원 감소, 4차 산업혁명 도래에 따른 청년 일자리 감소 등의 급진적인 변화가 나타나고 있으며 이에 따라 내부 역량 강화 및 고도화, 대외 경쟁력 강화 및 사회적 역할 변화 등 체계적인 대응이 요구되고 있는 상황이다. 향후 학령인구 감소가 본격화될 것으로 예상되는 가운데 국내 대다수의 대학 특히 지방 대학의 경우 학령 인구 감소로 인해 나타날 다양한 변화에 대한 대책 마련이 절실히 요구되는 있다. 지방대학의 위상 약화로 지방대 졸업생의 취업의 질이 낮아지고, 우수 학생의 지방대학 기피로 이어지는 구조적 문제 발생하고 있으며, 이러한 지역 대학의 위기는 특정한 지역의 일부 대학만의 문제가 아닌 현재 우리 사회 전체가 직면하고 있는 구조적이고 복합적 원인에 기인하여 악순환의 고리를 형성하고 있다. 이에 본 연구에서는 지역 혁신을 위한 대학 역할 및 활성화 방안 도출 및 지역 혁신에 기여하는 대학의 국내외 우수사례 분석 지역을 중심으로 한 창업 생태계 현황 및 구성 체계, 창업선도대학, 캠퍼스 타운사업 등 대학을 중심으로 한 지역기반 창업 생태계 선도 모델 분석을 통해 지역사회와 상생하는 대학 중심 지역 창업생태계 구축을 위한 창업기반 지역 혁신형 대학 모델 발굴 및 제언하고자 한다.

  • PDF

A Voltage Disturbance Detection Method for Computer Application Lods (컴퓨터 응용 부하들을 위한 전압 외란 검출 방법)

  • 이상훈;최재호
    • The Transactions of the Korean Institute of Power Electronics
    • /
    • v.5 no.6
    • /
    • pp.584-591
    • /
    • 2000
  • Power Quality Compensator(PQC) has been installed to protect the sensitive loads against the voltage disturbances, such as voltage sag and interruption. In general, static switch is used for the purpose of link between utility and PQC. So transfer operation of the static switch play a important part in the PQC. Many studies on the structure and control of PQC have been progressed in active, but these researches have been rarely mentioned about any voltage-disturbances-detection method to start the PQC operation. In this paper, a new voltage-disturbances-detection algorithm for computer application loads using the CBEMA/ITIC curve is proposed for transfer operation of the static switch. The proposed detection algorithm is implemented to get fast detecting time through the comparison of instantaneous 3-phase voltage values transferred to DC values in the synchronous reference frame with the operating reference values. To get the robust characteristics against the noise, a first order digital filter is designed. The magnitude falling and phase delay caused by the filter are compensated through the error normalizing and numerical analysis using transfer function, respectively. Finally, the validity of the proposed algorithm is proved by ACSL simulation and experimental results.

  • PDF