• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2008.11a
• /
• pp.154-155
• /
• 2008

대전류용 전력소자를 제조하기 위해 고밀도 트렌치를 형성하여 이들을 병렬로 연결시켜 트렌치 게이트 NMOSFET를 제작하였다. 고밀도 트렌치 소자를 제작한 후 케이트 산화막 두께에 따른 전류-전압 특성을 분석하였다. 트렌치 측벽의 게이트 산화막 두께는 트렌치 측벽의 결정방황에 따라 산화막 두께가 다르게 성장된다. 특히 게이트 산화막 두께의 균일도가 나쁘거나 두꺼울수록 케이트 전류-전압 특성은 다르게 나타난다. 트렌치 형상에 따라 측벽의 산화막 두께가 불균일하거나 혹은 코너 부분의 산화막이 두께가 앓게 증착됨을 알 수 있었다. 이는 트렌치 측벽의 결정방향에 따라 산화막 성장 두께가 다르기 때문이다. 이러한 산화막 두께의 균일도를 향상시키기 위해 트렌치 코너 형상을 개선하여 트렌치 측벽의 게이트 산화막의 두께 균일도를 높였으며, 그 결과 소자의 전기적 특성이 개선되었다.

• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 2015.10a
• /
• pp.849-851
• /
• 2015

본 연구에서는 비대칭 이중게이트 MOSFET의 상하단 게이트 산화막 두께 비에 대한 문턱전압이하 스윙 및 전도중심의 변화에 대하여 분석하고자한다. 문턱전압이하 스윙은 전도중심에 따라 변화하며 전도중심은 상하단의 산화막 두께에 따라 변화한다. 비대칭 이중게이트 MOSFET는 상단과 하단의 게이트 산화막 두께를 다르게 제작할 수 있어 문턱전압이하 스윙의 저하 등 단채널효과를 감소시키기에 유용한 소자로 알려져 있다. 본 연구에서는 포아송방정식의 해석학적 해를 이용하여 문턱전압이하 스윙을 유도하였으며 상하단의 산화막두께 비가 전도중심 및 문턱전압이하 스윙에 미치는 영향을 분석하였다. 결과적으로 문턱전압이하 스윙 및 전도중심은 상하단 게이트 산화막 두께 비에 따라 큰 변화를 나타냈다. 또한 채널길이 및 채널두께, 상하단게이트 전압 그리고 도핑분포함수의 변화에 따라 문턱전압이하 스윙 및 전도중심은 상호 유기적으로 변화하고 있다는 것을 알 수 있었다.

• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 2014.10a
• /
• pp.765-768
• /
• 2014

본 연구에서는 비대칭 이중게이트 MOSFET의 상하단 게이트 산화막 두께 비에 대한 문턱전압 및 전도중심의 변화에 대하여 분석하고자한다. 비대칭 이중게이트 MOSFET는 상하단 게이트 산화막의 두께를 다르게 제작할 수 있어 문턱전압이하 영역에서 전류를 제어할 수 있는 요소가 증가하는 장점이 있다. 상하단 게이트 산화막 두께 비에 대한 문턱전압 및 전도중심을 분석하기 위하여 포아송방정식을 이용하여 해석학적 전위분포를 구하였다. 이때 전하분포는 가우스분포함수를 이용하였다. 하단게이트 전압, 채널길이, 채널두께, 이온주입범위 및 분포편차를 파라미터로 하여 문턱전압 및 전도중심의 변화를 관찰한 결과, 문턱전압은 상하단 게이트 산화막 두께 비에 따라 큰 변화를 나타냈다. 특히 채널길이 및 채널두께의 절대값보다 비에 따라 문턱전압이 변하였으며 전도중심이 상단 게이트로 이동할 때 문턱전압은 증가하였다. 또한 분포편차보단 이온주입범위에 따라 문턱전압 및 전도중심이 크게 변화하였다.

• Journal of the Korea Institute of Information and Communication Engineering
• /
• v.20 no.4
• /
• pp.799-804
• /
• 2016

To analyze the phenomenon of drain induced barrier lowering(DIBL) for top and bottom gate oxide thickness of asymmetric double gate MOSFET, the deviation of threshold voltage is investigated for drain voltage to have an effect on barrier height. The asymmetric double gate MOSFET has the characteristic to be able to fabricate differently top and bottom gate oxide thickness. DIBL is, therefore, analyzed for the change of top and bottom gate oxide thickness in this study, using the analytical potential distribution derived from Poisson equation. As a results, DIBL is greatly influenced by top and bottom gate oxide thickness. DIBL is linearly decreased in case top and bottom gate oxide thickness become smaller. The relation of channel length and DIBL is nonlinear. Top gate oxide thickness more influenced on DIBL than bottom gate oxide thickness in the case of high doping concentration in channel.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2011.02a
• /
• pp.108-108
• /
• 2011

최근 에너지 위기와 환경 규제 강화 및 친환경, 녹색성장 등의 이슈가 대두되면서 에너지 절감과 환경보호 분야에 그린 전력반도체 수요가 날로 증가되고 있다. 이러한 그린 전력반도체는 휴대용컴퓨터, 이동통신기기, 휴대폰, 조명, 자동차, 전동자전거, LED조명 등 다양한 종류의 전력소자들이 사용되고 있으며, 전력소자의 수요증가는 IT, NT, BT 등의 융복합기술의 발달로 새로운 분야에 전력소자의 수요로 창출되고 있다. 특히 환경오염을 줄이기 위한 고전압 대전류 전력소자의 에너지 효율을 높이는 연구 개발이 활발히 진행되고 있다. 종래의 전력소자는 평면형의 LDMOS나 VDMOS 기술을 이용한 소전류 주로 제작되어 수십 암페어의 필요한 대전류용으로 사용이 불가능하다. 반면 수직형 전력소자인 트렌치를 이용한 power 소자는 집적도를 증가 시킬 수 있을 뿐만 아니라 대전류 고전압 소자 제작에 유리하다. 특히 평면형 소자에 비해 약 30%이상 칩 면적을 줄일 수 있을 뿐만 아니라 평면형에 비해 on-저항을 낮출 수 있기 때문에 수요가 날로 증가하고 있다. 트렌치 게이트 power MOS의 중요한 게이트 산화막 형성 기술은 트렌치 내부에 균일한 두께의 산화막 형성과 높은 신뢰성을 갖는 게이트 산화막 형성이 매우 중요하다. 본 연구에서는 전력소자를 제조하기 위해 트렌치 기술을 이용하여 수직형 전력소자를 제작하였다. 트렌치형 전력소자는 게이트 산화막을 균일하게 형성하는 것이 매우 중요한 기술이다. 종래의 수평형 소자 제조시 게이트 산화막 형성 후 산화막 두께가 매우 균일하게 성장되지만, 수직형 트렌치 게이트 산화막은 트렌치 내부벽의 결정구조가 다르기 때문에 $1000^{\circ}C$에서 열산화막 성장시 결정구조와 결정면에 따라 약 35% 이상 열산화막 두께가 차이가 난다. 본 연구는 이러한 문제점을 해결하기 위해 트렌치를 형성한 후 트렌치 내부의 결정구조를 변화 및 산화막의 종류와 산화막 형성 방법을 다르게 하여 균일한 게이트 산화막을 성장시켜 산화막의 두께 균일도를 향상시켰다. 그 결과 고밀도의 트렌치 게이트 셀을 제작하여 제작된 트렌치 내부에 동일한 두께의 게이트 산화막을 여러 종류로 산화막을 성장시킨 후 성장된 트렌치 내벽의 산화막의 두께 균일도와 게이트 산화막의 항복전압을 측정한 결과 약 25% 이상 높은 신뢰성을 갖는 게이트 산화막을 형성 할 수 있었다.

• Journal of the Korea Institute of Information and Communication Engineering
• /
• v.18 no.12
• /
• pp.2939-2945
• /
• 2014

This paper has analyzed the change of threshold voltage for oxide structure of symmetric and asymmetric double gate(DG) MOSFET. The asymmetric DGMOSFET can be fabricated with different top and bottom gate oxide thickness, while the symmetric DGMOSFET has the same top and bottom gate oxide thickness. Therefore optimum threshold voltage is considered for top and bottom gate oxide thickness of asymmetric DGMOSFET, compared with the threshold voltage of symmetric DGMOSFET. To obtain the threshold voltage, the analytical potential distribution is derived from Possion's equation, and Gaussian distribution function is used as doping profile. We investigate for bottom gate voltage, channel length and thickness, and doping concentration how top and bottom gate oxide thickness influences on threshold voltage using this threshold voltage model. As a result, threshold voltage is greatly changed for oxide thickness, and we know the changing trend greatly differs with bottom gate voltage, channel length and thickness, and doping concentration.

• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 2015.05a
• /
• pp.821-823
• /
• 2015

본 연구에서는 비대칭 이중게이트 MOSFET의 상하단 게이트 산화막 두께에 대한 드레인 유도 장벽 감소 현상에 대하여 분석하고자한다. 드레인 유도 장벽 감소 현상은 단채널 MOSFET에서 드레인전압에 의하여 소스측 전위장벽이 낮아지는 효과를 정량화하여 표현한다. 소스 측 전위장벽이 낮아지면 결국 문턱전압에 영향을 미치므로 드레인전압에 따른 문턱전압의 변화를 관찰할 것이다. 비대칭 이중게이트 MOSFET는 상단과 하단의 게이트 산화막 두께를 다르게 제작할 수 있는 특징이 있다. 그러므로 본 연구에서는 상단과 하단의 게이트 산화막 두께변화에 따른 드레인 유도 장벽 감소 현상을 포아송방정식의 해석학적 전위분포를 이용하여 분석하였다. 결과적으로 드레인 유도 장벽 감소 현상은 상하단 게이트 산화막 두께에 따라 큰 변화를 나타냈다. 또한 도핑농도에 따라 드레인유도장벽감소 현상이 큰 영향을 받고 있다는 것을 알 수 있었다.

• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 2014.05a
• /
• pp.755-758
• /
• 2014

This paper has analyzed the change of threshold voltage for oxide structure of symmetric and asymmetric double gate(DG) MOSFET. The asymmetric DGMOSFET can be fabricated with different top and bottom gate oxide thickness, while the symmetric DGMOSFET has the same top and bottom gate oxide thickness. Therefore optimum threshold voltage is considered for top and bottom gate oxide thickness of asymmetric DGMOSFET, compared with the threshold voltage of symmetric DGMOSFET. To obtain the threshold voltage, the analytical potential distribution is derived from Possion's equation, and Gaussian distribution function is used as doping profile. We investigate for bottom gate voltage, channel length and thickness, and doping concentration how top and bottom gate oxide thickness influences on threshold voltage using this threshold voltage model. As a result, threshold voltage is greatly changed for oxide thickness, and we know the changing trend very differs with bottom gate voltage, channel length and thickness, and doping concentration.

• Journal of the Korea Institute of Information and Communication Engineering
• /
• v.18 no.4
• /
• pp.885-890
• /
• 2014

This paper has presented the change of subthreshold swings for gate oxide thickness of asymmetric double gate(DG) MOSFET, and solved Poisson equation to obtain the analytical solution of potential distribution. The Gaussian function as doping distribution is used to approch experimental results. The symmetric DGMOSFET is three terminal device. Meanwhile the asymmetric DGMOSFET is four terminal device and can separately determine the bias voltage and oxide thickness for top and bottom gates. As a result to observe the subthreshold swings for the change of top and bottom gate oxide thickness, we know the subthreshold swings are greatly changed for gate oxide thickness. Especially we know the subthreshold swings are increasing with the increase of top and bottom gate oxide thickness, and top gate oxide thickness greatly influences subthreshold swings.

• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 2013.10a
• /
• pp.698-701
• /
• 2013

This paper has presented the change of subthreshold swings for gate oxide thickness of asymmetric double gate(DG) MOSFET, and solved Poisson equation to obtain the analytical solution of potential distribution. The symmetric DGMOSFET is three terminal device. Meanwhile the asymmetric DGMOSFET is four terminal device and can separately determine the bias voltage and oxide thickness for top and bottom gates. As a result to observe the subthreshold swings for the change of top and bottom gate oxide thickness, we know the subthreshold swings are greatly changed for gate oxide thickness. Especially we know the subthreshold swings are increasing with the increase of top and bottom gate oxide thickness, and top gate oxide thickness greatly influences subthreshold swings.