• Journal of Sensor Science and Technology
• /
• v.6 no.6
• /
• pp.430-436
• /
• 1997

A piezoresistive acceleration sensor for 30 G has been fabricated by silicon micromachining method using SDB(silicon direct bonding) wafer. The structure of the piezoresistive acceleration sensor consists of a seismic square pillar type mass and four beams. This structure was fabricated by reactive ion etching and chemical etching using KOH-etchant. The rectangular square structure is used in order to compensate the deformation of the edges due to underetching. The fabricated sensor showed a linear output voltage-acceleration characteristics and its sensitivity was about $88{\mu}V/V{\cdot}g$ from 0 to 10 G.

• Korean Journal of Materials Research
• /
• v.2 no.1
• /
• pp.35-42
• /
• 1992

Thermal behavior of residue and damaged layer formed by reactive ion etching (RIE) in $CHF_3/C_2F_6$ were investigated using X-ray photoelectron spectroscopy(XPS) and secondary ion mass spec-trometry(SIMS) techniques. Decomposition of polymer residue film begins at $200^{\circ}C$ and above $400^{\circ}C$ carbon compound as graphite mainly forms by in-situ resistive heating. It reveals that thermal decomposition of residue can be completed by rapid thermal anneal treatment above $800^{\circ}C$ under nitrogen atmosphere and out-diffusion of carbon and fluorine of damaged layer is observed.

• Journal of the Microelectronics and Packaging Society
• /
• v.16 no.4
• /
• pp.29-32
• /
• 2009

Dense and periodic arrays of nano-sized holes were patterned in oxide thin film on GaAs substrate. To obtain the nano-size patterns, self-assembling diblock copolymer was used to produce thin film of uniformly distributed parallel cylinders of polymethylmethacrylate (PMMA) in polystyrene (PS) matrix. The PMMA cylinders were removed with UV expose and acetic acid rinse to produce PS nanotemplate. By reactive ion etching, pattern of the PS template was transferred to under laid silicon oxide layer. Transferred patterns were reached to the GaAs substrate by controlling the dry etching time. We confirmed the achievement of etching through the removing oxide layer and observation of GaAs substrate surface. Optimized etching time was 90 to 100 sec. Pore sizes of the nanopattern in the silicon oxide layer were 20~22 nm.

• Journal of IKEEE
• /
• v.13 no.4
• /
• pp.23-27
• /
• 2009

Ohmic contact formation and etching processes for the fabrication of MBE (molecular beam epitaxy) grown GaSb-based p-channel HEMT devices on Si substrate have been studied. Firstly, mesa etching process was established for device isolation, based on both HF-based wet etching and ICP-based dry etching. Ohmic contact process for the source and drain formation was also studied based on Ge/Au/Ni/Au metal stack, which resulted in a contact resistance as low as $0.683\;{\Omega}mm$ with RTA at $320^{\circ}C$ for 60s. Finally, for gate formation of HEMT device, gate recess process was studied based on AZ300 developer and citric acid-based wet etching, in which the latter turned out to have high etching selectivity between GaSb and AlGaSb layers that were used as the cap and the barrier of the device, respectively.

• Proceedings of the Materials Research Society of Korea Conference
• /
• 2009.05a
• /
• pp.20.1-20.1
• /
• 2009

반도체 소자 제조 공정 프로그램인 T-suprem4와 MEDICI를 이용하여 NMOS구조를 설계 하였다. MOS 소자 시뮬레이션을 통해 식각 공정에서 생기는 언더컷에 의한 전기적 특성을 I-V 곡선으로 비교하여 분석하였다. NMOS 구조는 반도체 소자 제조 공정 프로그램 T-suprem4를 이용하여 기본 소자 구조를 설계하였다. 실험의 변수로는 첫째, 소자 공정 중 폴리 실리콘의 언더컷 식각의 각도를 $70^{\circ}C$부터 $110^{\circ}C$까지 $10^{\circ}C$의 차이로 설계하였다. 또한, 언더컷에 의한 드레인-소스사이의 전류($I_{DS}$) 손실이 없는 유효한 각도를 확인하기 위해 $80^{\circ}C$부터 $100^{\circ}C$까지는 $2^{\circ}C$ 크기로 설계 하였다. 둘째, 게이트 크기를 축소하고 역시 언더컷 식각의 각도를 다양하게 설계하였다. 설계된 소자를 반도체 소자 특성 분석 프로그램 MEDICI를 이용하여 소자의 전기적 특성을 측정하였다. 우선 NMOS소자 게이트에 2V의 전압을 인가하였다. 그리고 드레인 부분에 전압을 인가하여 그에 따른 드레인의 전류를 측정 하였다. 드레인 전압은 0V 부터 변화시키며 인가하였다. 측정된 전류 값으로 I-V 곡선을 나타내었다. I-V 곡선의 분석을 통해 식각 후 언더컷의 각도가 $70^{\circ}C$, $80^{\circ}C$, $110^{\circ}C$ 일 때 $4\times10^{-8}A/{\mu}$의 전류가 흐르고, $90^{\circ}C$, $100^{\circ}C$ 일 때는 $1.8\times10^{-7}A/{\mu}$의 전류가 흐르는 것을 확인 하였다. $80^{\circ}C$에서 $100^{\circ}C$까지는 $2^{\circ}C$ 크기로 측정한 결과 $88^{\circ}C$에서 $100^{\circ}C$ 사이 일 때 $90^{\circ}C$ 각도의 경우와 같이 $1.8\times10^{-7}A/{\mu}$의 전류가 측정 되었다. 즉, 식각 중 수직 측벽 도에 언더컷이 $10^{\circ}C$이상 발생하면 $I_{DS}$ 전류 값이 약 22%로 감소하였다. 또한 일반적으로 $90^{\circ}C$의 수직측벽을 가지는 공정이 중요하다고만 생각 되었지만, 이번 연구를 통하여 식각 후 측벽의 각도가 $88^{\circ}C$에서 $92^{\circ}C$ 사이에 있을 때 $I_{DS}$ 값이 가장 최대가 되는 것을 확인 할 수 있었다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2016.02a
• /
• pp.269-269
• /
• 2016

최근, 플렉서블 광전자소자 제작 기술의 눈부신 발전으로, 기존의 평면형 이미지 센서가 가지고 있는 여러가지 한계를 극복하기 위해 곡면형 이미지 센서 제작에 대한 다양한 연구가 진행되고 있다. 리소그래피, 물질 성장, 도포, 에칭 등의 대부분의 반도체 공정은 평면 기판에 기반한 공정 방법으로 곡면 구조의 이미지 센서를 제작하기에는 많은 어려움이 있다. 본 연구에서는 곡면형 이미지 센서의 제작을 위해 곡면 구조 위에서의 직접적인 공정 대신 평면 기판에서 단결정 실리콘을 이용해 전사 인쇄가 가능하고 수축이 가능한 초박막 구조의 이미지 센서를 제작한 후 이를 떼어내는 방식을 이용하였다. 이온 주입 및 건식 식각 공정을 통해 평면 SOI (Silicon on Insulator) 기판 위에 단일 광다이오드 배열 형태의 소자를 제작한 후 수 차례의 폴리이미드 층 도포 및 스퍼터링을 통한 금속 배선 공정을 통해 초박막 형태의 광 검출기를 완성한다. 이후 습식 식각 및 폴리디메틸실록산(PDMS) 스탬프를 이용한 전사 인쇄 공정을 통해 기판으로부터 디바이스를 분리하여 변형 가능한 형태의 이미지 센서를 얻을 수 있다. 이러한 박막형 이미지 센서는 유연한 재질로 인해 수축 및 팽창, 구부림과 같은 구조적 변형이 가능하게 되어 겹눈 구조 카메라, 튜너블 카메라 등과 같이 기존 방식의 반도체 공정으로는 구현할 수 없었던 다양한 이미징 시스템 개발에 적용될 수 있을 것으로 기대된다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2010.02a
• /
• pp.286-286
• /
• 2010

최근에 환경 오염과 화석 에너지의 고갈 문제를 해결하기 위하여 태양광을 전기 에너지로 변환하는 태양전지 연구에서 가장 이슈가 되는 부분은 저가격화와 고효율이다. 상용화 되어 있는 대부분의 태양전지는 단결정 실리콘 웨이퍼와 다결정 실리콘 웨이퍼를 사용한다. 실리콘 웨이퍼의 원자재 가격을 낮추는 방법에는 한계가 있기 때문에 태양전지 제작 공정에서 공정 단가를 낮추는 방법이 많이 연구되고 있고, 실리콘 웨이퍼가 가지는 재료의 특성상 화합물을 이용한 태양전지 보다 낮은 효율을 가질 수밖에 없기 때문에 반도체 소자 공정을 응용하여 실리콘 웨이퍼 기판에서 고효율을 얻는 방법으로 연구가 진행 되고 있다. 본 연구에서는 마이크로 블라스터를 이용하여 태양전지 cell 상부에 AG(anti-glare)를 가지는 유리 기판을 형성하여 낮은 단가로 태양전지 cell의 효율을 향상시키기 위한 연구를 진행 하였다. 태양전지 cell 상부에 AG를 가지는 유리 기판을 형성하게 되면 태양의 위도가 낮아 표면에서 대부분 반사되는 태양광을 태양전지 cell에서 광기전력효과가 일어나게 하여 효율을 향상시킨다. 이때 사용한 micro blaster 공정은 고속의 입자가 재료를 타격할 때 입자의 아래에는 고압축응력이 발생하게 되고, 이 고압 축응력에 의하여 소성변형과 탄성변형이 발생된다. 이러한 변형이 발전되어 재료의 파괴 초기값보다 크게 되면 크랙이 발생되고, 점점 더 발전하게 되면 재료의 제거가 일어나는 단계로 이루어지는 기계적 건식 식각 공정 기술이라 할 수 있다. 먼저 유리 기판에 마이크로 블라스터 장비를 이용하여 AG를 형성한다. AG는 $Al_2O_3$ 파우더의 입자 크기, 분사 압력, 노즐과 기판과의 간격, 반복 횟수, 노즐 이동 속도 등의 공정 조건에 따른 유리 기판 표면에서의 광학적 특성 및 구조적 특성에 관하여 분석하였다. 일반적인 태양전지 cell 제작 공정에 따라 cell을 제작 한후 AG 유리 기판을 상부에 형성시키고 솔라시뮬레이터를 이용하여 효율을 측정하였다. 이때 솔라시뮬레이터의 광원이 고정되어 있기 때문에 태양전지 cell에 기울기를 주어 태양의 위도 변화에 대해 간접적으로 측정하였다. AG 유리 기판이 태양전지 cell 상부에 형성 되었을 때와 없을 때를 각각 비교하여 AG 유리 기판이 형성된 태양전지 cell에서의 효율 향상을 확인하였다.

• Journal of the Korean Vacuum Society
• /
• v.15 no.6
• /
• pp.630-636
• /
• 2006

Scale down of semiconductor gate pattern will make progress centrally line width into transistor according to the high integration and high density of flash memory semiconductor. Recently, the many researchers are in the process of developing research for using the ONO(oxide-nitride-oxide) technology for the gate pattern give body to line breadth of less 100 nm. Therefore, etch rate and etch profile of the line width detail of less 100 nm affect important factor in a semiconductor process. In case of increasing of the platen power up to 50 W at the ICP etcher, etch rate and PR selectivity showed good result when the platen power of ICP etcher has 100 W. Also, in case of changing of HBr gas flux at the platen power of 100 W, etch rate was decreasing and PR selectivity is increasing. We founded terms that have etch rate 320 nm/min, PR selectivity 3.5:1 and etch slope have vertical in the case of giving the platen power 100 W and HBr gas 35 sccm at the ICP etcher. Also notch was not formed.

• Proceedings of the KIEE Conference
• /
• 1999.11d
• /
• pp.1137-1139
• /
• 1999

저가의 우수한 성능을 갖는 적외선 영상표시 소자 구현에 적합한 마이크로 볼로미터를 MEMS 기술을 사용하여 제작하였다. 작은 열질량을 갖는 마이크로미터 단위의 열적고립 구조(thermal isolation structure) 제작은 폴리이미드(PI2611)를 희생층으로 사용하여 최종적으로 ashing공정 단계에서 폴리이미드를 제거하여 마이크로 볼로미터 구조를 완성하였다. 이 때의 구조층으로는 PECVD 질화실리콘($SiN_x$) 박막, 감지층으로 산화바나듐($VO_x$) 박막을 사용하였다. 본 연구에서는 폴리이미드 패턴 형성시 건식식각 공정조건 변수에 따라서 패턴의 기울기를 조절하여 폴리이미드 측면에서 발생되는 불 균일한 박막 증착과 패터닝 문제를 개선하였다. 또한 저응력의 질화실리콘 박막을 사용하여 잔류응력에 의한 열적고립 구조의 뒤틀림 현상을 완화하였다.

• Journal of the Korean Society for Precision Engineering
• /
• v.19 no.11
• /
• pp.211-220
• /
• 2002

Optical disk drives read information by replacing a laser beam on the disk track. As information has become larger, the more accurate position control of a laser beam is necessary. In this paper, we report the analysis and fabrication of the micro mirror for optical disk drivers. A coupled simulation of gas flow and structural displacement of the micro mirror using the Finite-Element-Method is applied to this. The mirror was fabricated by using MEMS technology. Especially, the process using the lapping and polishing step after the bonding of the mirror and electrode plates was employed for the Process reliability. The mirror size was 2.5mm${\times}$3mm and it needed about 35V for displacement of 3.2 ${\mu}$.