• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2012년도 제43회 하계 정기 학술대회 초록집
• /
• pp.438-438
• /
• 2012

결정질 실리콘 태양전지 공정 중 텍스쳐 공정은 표면에서 반사되는 반사광을 줄여 단락전류(Isc)를 증가시킨다. 표면 텍스쳐 형성 방식으로는 일반적으로 습식 식각(Wet etching) 공정과 건식 식각(Reactive ion etching:RIE) 공정이 있다. 습식 식각 공정은 식각 용액을 사용하는 공정이며 건식 식각 공정은 플라즈마를 통하여 식각하는 공정으로 습식 식각 공정의 경우 식각 용액에 의한 공정상 위험도가 높으며, 용액의 폐기물에 의한 환경오염 문제가 크다. 건식 식각공정의 경우 습식 식각과 달리 공정상 위험도가 낮으며 불규칙적인 결정방향에 영향 받지 않는 비등방성 식각이 가능하여 다결정 실리콘 태양전지의 경우 습식 식각 공정보다 반사광이 적어 단락전류가 증가하게 된다. 그리고 태양전지를 Photovoltaic module로 만들게 되면 태양전지의 효율이 떨어지는데 이것을 Cell to module loss (CTM loss)라 부르며 이는 태양전지의 발전량을 줄이는 큰 원인이 된다. CTM loss의 경우 습식 식각 공정보다 건식 식각 공정에서 더 크게 나타나며 건식 식각 공정한 PV module의 경우 CTM loss로 인해 습식 식각 공정을 통한PV module와 비슷한 효율을 내게 된다. 본 연구에서는 식각 공정의 방식에 따라 나타나는CTM loss 중 광 손실 원인을 외부양자효율(External Quantum Efficiency)과 투과율(Transmittance), 반사율(Reflectance) 등 광 특성 통하여 분석한다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2007년도 제38회 하계학술대회
• /
• pp.1532-1533
• /
• 2007

Hollow형 미세바늘 어레이는 주사기와 패치의 장점을 결합하여 여러 종류의 약물을 통증 없이, 전달할 수 있게 한다. 본 논문에서는 건식 식각 방법과 습식 식각 방법을 이용하여 hollow형 실리콘 미세바늘 어레이를 제작하는 제작 공정과 그 결과를 제시하였다. 미세바늘 어레이의 형태는 실리콘 웨이퍼의 앞면에서 세 번의 식각 공정을 이용해 제작되었는데, 첫 번째 건식 식각 공정으로 피부에의 침투를 원활히 하기 위해 바늘 끝을 형성하고, 두 번째 건식 식각 공정으로 바늘의 길이를 조절하며, 마지막 HNA solution을 이용한 습식 식각 공정으로 바늘을 더 가늘게 만들면서 끝을 더 날카롭게 식각한다. 바늘을 통해 약물전달이 가능하도록 웨이퍼의 뒷면으로부터 건식 식각 공정을 이용해 약물 주입통로를 형성하였다. 제작된 Hollow형 실리콘 미세바늘 어레이는 $170\;{\mu}m$의 너비와 $230\;{\mu}m$의 길이, 직경 $40\;{\mu}m$의 약물 주입통로를 가지고 있으며, $1\;cm^2$의 시편 위에 $1000\;{\mu}m$의 피치로 $9{\times}9$ 개의 바늘을 형성하였다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2011년도 제40회 동계학술대회 초록집
• /
• pp.373-375
• /
• 2011

최근 태양전지 연구에서 저가격화를 실현하는 방법 중 하나로 폐 실리콘 웨이퍼를 재생하는 방법에 관하여 많은 연구가 진행되고 있다. 그러나 기존 웨이퍼 재생공정은 높은 재처리 비용과 복잡한 공정등의 많은 단점을 가지고 있다. 결정형 태양전지에서 저가격화 및 고효율은 태양전지를 제작하는데 있어 필수 요소 이다. 그 중 결정질 태양전지 고효율을 위한 여러 연구 방법 중 표면 텍스쳐링(texturing)에 관한 연구가 활발하다. 텍스쳐링은 표면반사에 의한 광 손실을 최소화 하여 효율을 증가시키기 위한 방법으로 습식 식각과 건식 식각을 사용하여 태양전지 표면 위에 요철 및 피라미드구조를 형성하여 반사율을 최소화 시킨다. 건식식각은 습식식각과 다른 환경적 오염이 적은 것과 소량의 가스만으로 표면 텍스쳐링이 가능하여 많은 연구가 진행중이다. 건식 식각 중 하나인 RIE(reactive ion etching)는 고주파를 이용하여 플라즈마의 이온과 silicon을 반응 시킨다. 실험은 RIE를 이용하여 SF6/02가스를 혼합하여 비등방성 에칭 및 피라미드 구조를 구현하였다. RIE 공정 중 SF6/02가스는 높은 식각 율을 갖으며 self-masking mechanism을 통해 표면이 검게 변화되고 반사율이 감소하게 된다. 이 과정을 통해 블랙 실리콘을 형성하게 된다. 블랙 실리콘은 반사율 10% 이하로 self-masking mechanism으로 바늘모양의 구조를 형성되는 게 특징이며 표면이 검은색으로 반사율이 낮아 효율증가로 예상되지만 실제 바늘 모양의 블랙 실리콘은 태양전지 제작에 있어 후속 공정 인 전극 형성 시 Ag Paste의 사이즈와 표면 구조를 감안할 때 태양 전지 제작 시 Series resistance를 증가로 효율 저하를 가져온다. 본 연구는 SF6/02가스를 혼합하여 기존 RIE로 형성된 바늘모양의 구조의 블랙 실리콘이 아닌 RIE 내부에 metal-mesh를 장착하여 단결정(100)실리콘 웨이퍼 표면을 텍스쳐링 하였고 SF6/02 가스 1:1 비율로 공정을 진행 하였다. metal-mesh 홀의 크기는 100um로 RIE 내부에 장착하여 공정 시간 및 Pressure를 변경하여 실험을 진행하였다. 공정 시간이 변경됨에 따라 단결정(100) 실리콘 웨이퍼 표면에 피라미드 구조의 균일한 1um 크기의 블랙 실리콘을 구현하였다. 바늘모양의 블랙 실리콘을 피라미드 구조로 구현함으로써 바늘 모양의 단점을 보완하여 태양전지 전기적 특성을 분석하여 태양전지 제작시 변환 효율을 증가시킬 것으로 예상된다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2012년도 제42회 동계 정기 학술대회 초록집
• /
• pp.285-285
• /
• 2012

본 논문에서는 HBr, O2 gas를 사용하여 나노급 반도체 디바이스에 응용되는 실리콘 트렌치 패턴의 건식 식각시 중요한 인자중의 하나인 RIE (Reactive Ion Etching) Lag현상에 관하여 연구하였다. 실험에서 사용된 식각 장치는 유도 결합 플라즈마(Inductively Coupled Plasma) 식각 장치로써, Source Power및 기판에 인가되는 Bias power 모두 13.56 MHz로 구동되는 장치이며, Source Power와 Bias Power 각각에 펄스 플라즈마를 인가할 수 있도록 제작 되어있다. HBr과 O2 gas를 사용한 트렌치 식각 중 발생하는 식각 부산물인 SiO는 프로파일 제어에 중요한 역할을 함과 동시에, 표면 산화로 인해 Trench 폭을 작게 만들어 RIE lag를 심화시킨다. Br은 실리콘을 식각하는 중요한 라디칼이며, SiO는 실리콘과 O 라디칼의 반응으로부터 형성되는 식각 부산물이다. SiO가 많으면, 실리콘 표면의 산화가 많이 진행될 것을 예측할 수 있으며, 이에 따라 RIE lag도 나빠지게 된다. 본 실험에서는 Continuous Plasma와 Bias Power의 펄스, Source Power의 펄스를 각각 적용하고, 각각의 경우 Br과 SiO 라디칼의 농도를 Actinometrical OES (Optical Emission Spectroscopy) tool을 사용하여 비교하였다. 두 라디칼 모두 Continuous Plasma와 Bias Power 펄스에 의해서는 변화가 없는 반면, Source Power 펄스에 의해서만 변화를 보였다. Source Power 값이 증가함에 따라 Br/SiO 라디칼 비가 증가함을 알 수 있었고, 표면 산화가 적게 형성됨을 예측할 수 있다. 이 조건의 경우, Continuous Plasma대비 Source Power 펄스에 의하여 RIE lag가 30.9 %에서 12.8 %로 현격히 개선된 결과를 얻을 수 있었다. 또한, 식각된 실리콘의 XPS 분석 결과, Continuous Plasma대비 Source Power 펄스의 경우 표면 산화층이 적게 형성되었음을 확인할 수 있었다. 따라서, 본 논문에서는 식각 중 발생한 Br과 SiO 라디칼을 Source Power펄스에 의한 제어로 RIE lag를 개선할 수 있으며, 이러한 라디칼의 변화는 Actinometrical OES tool을 사용하여 검증할 수 있음을 보여준다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2012년도 제42회 동계 정기 학술대회 초록집
• /
• pp.584-584
• /
• 2012

결정형 실리콘 태양전지 공정 중 표면 texturing 공정은 표면에 요철을 형성시켜 반사되는 빛 손실을 줄여서, 증가된 빛 흡수 양에 의해 단락전류(Isc)를 증가시키는데 그 목적이 있다. 표면 texturing 공정은 습식 식각과 건식 식각에 의한 방법으로 나눌 수 있다. 습식 식각은 KOH, TMAH, HNA 등의 실리콘 식각 용액을 사용하여 공정상의 위험도가 크고, 사용 후 용액의 폐기물에 의한 환경오염 문제가 있다. 건식 식각은 습식 식각과 달리 폐기물의 처리가 없고 미량의 가스를 이용한다. 그리고 다결정 실리콘 웨이퍼처럼 불규칙적인 결정방향에도 영향을 받지 않는 장점을 가지고 있어서 건식 식각을 이용한 표면 texturing 공정에 관한 많은 연구가 진행되고 있으며, 특히 RIE(reactive ion etching)를 이용한 태양전지 texturing 공정이 가장 주목을 받고 있다. 하지만 기존의 RIE를 이용하여 표면 texturing 공정을 하게 되면 500 nm 이하의 needle-like 구조의 표면이 만들어진다. Needle-like 구조의 표면은 전극을 형성할 때에 접촉 면적이 좁기 때문에 adhesion이 좋지 않은 것과 단파장 대역에서 광 손실이 많다는 단점이 있다. 본 논문에서는 기존의 RIE texturing의 단점을 보완하기 위해 챔버 내부에 metal-mesh를 장착한 후 RIE를 이용하여 $1{\mu}m$의 피라미드 구조를 형성하였고, RIE 공정 시 ion bombardment에 의한 표면 손상을 제거(RIE damage remove etching)하기 위하여 10초간 TMAH(Tetramethyl -ammonium hydroxide, 25 %) 식각 공정을 하였다.

• 한국재료학회:학술대회논문집
• /
• 한국재료학회 2003년도 추계학술발표강연 및 논문개요집
• /
• pp.69-69
• /
• 2003

최근 trench capacitor, isolation trench, micro-electromechanical system(MEMS), micro-opto-electromechanical system(MOEMS)등의 다양한 기술에 적용될 고종횡비(HAR) 실리콘 식각기술연구가 진행되어 지고 있다. 이는 기존의 습식식각시 발생하는 결정방향에 따른 식각률의 차이에 관한 문제와 standard reactive ion etching(RIE) 에서의 낮은 종횡비와 식각률에 기인한 문제점들을 개선하기 위해 고밀도 플라즈마를 이용한 건식식각 장비를 사용하여 고종횡비(depth/width), 높은 식각률을 가지는 이방성 트랜치 구조를 얻는 것이다. 초기에는 주로 HBr chemistry를 이용한 연구가 진행되었는데 이는 식각률이 낮고 많은양의 식각부산물이 챔버와 시편에 재증착되는 문제가 발생하였다. 또한 SF6 chemistry의 사용을 통해 식각률의 향상은 가져왔지만 화학적 식각에 기인한 local bowing과 같은 이방성 식각의 문제점들로 인해 최근까지 CHF3, C2F6, C4F8, CF4등의 첨가가스를 이용하여 측벽에 Polymer layer의 식각보호막을 형성시켜 이방성 구조를 얻는 multi_step 공정이 일반화 되었다. 이에 본 연구에서는 SF6 chemistry와 소량의 02/HBr의 첨가가스를 이용한 single_step 공정을 통해 공정의 간소화 및 식각 프로파일을 개선하여 최적의 HAR 실리콘 식각공정 조건을 확보하고자 하였다.

• 대한의용생체공학회:의공학회지
• /
• 제22권2호
• /
• pp.145-150
• /
• 2001

대뇌 피질에 삽입하여 깊이에 따라 신경 신호를 기록하기 위한 탐침형 반도체 미세전극 어레이(depth-type silicon microelectrode array, 일명 SNU probe)를 제작하였다. 붕소를 확산시켜 생성된 고농도 p-type doping된 p＋ 영역을 습식식각 정지점으로 사용하는 기존의 방법과 달리 실리콘 웨이퍼의 앞면을 건식식각하여 원하는 탐침 두께만큼의 깊이로 트렌치(trench)를 형성한 후 뒷면을 습식식각하는 방법으로 탐침 형태의 미세 구조를 만들었다. 제작된 반도체 미세전극 어레이의 탐침 두께는 30 $\mu\textrm{m}$이며 실리콘 건식식각을 위한 마스크로 6 $\mu\textrm{m}$ 두께의 LTO(low temperature oxide)를 사용하였다. 탐침의 두께는 개발된 본 공정을 이용해서 5~90 $\mu\textrm{m}$ 범위까지 쉽게 조절할 수 있었다. 탐침의 두께를 보다 쉽게 조절할 수 있게 됨에 따라 여러 신경조직에 필요한 다양한 구조의 반도체 미세전극 어레이를 개발할 수 있게 되었다. 본 공정을 이용해서 개발된 4채널 SUN probe를 사용하여 흰쥐의 제1차 체감각 피질에서 4채널 신경 신호를 동시에 기록하였으며, 전기적 특성검사에서 기존의 탐침형 반도체 미세전극, 텅스텐 전극과 대등하거나 우수한 신호대 잡음비(signal to noise ratio, SNR)특성을 가짐을 확인하였다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2008년도 추계종합학술대회 B
• /
• pp.575-578
• /
• 2008

본 연구는 LCD 용 비정질 실리콘 박막 트랜지스터의 제조공정중 가장 중요한 식각 공정에서 각 박막의 특성에 맞는 습식 및 건식식각공정을 개발하여 소자의 특성을 안정시키고자 한다. 본 연구의 수소화 된 비정질 실리콘 박막 트랜지스터는 Inverted Staggered 형태로 게이트 전극이 하부에 있다. 실험 방법은 게이트전극, 절연층, 전도층, 에치스토퍼 및 포토레지스터 층을 연속 증착한다. 스토퍼층을 게이트 전극의 패턴으로 남기고, 그 위에 $n^+$a-Si:H 층 및 NPR(Negative Photo Resister)을 형성시킨다. 상부 게이트 전극과 반대의 패턴으로 NPR층을 패터닝하여 그것을 마스크로 상부 $n^+$a-Si:H 층을 식각하고, 남아있는 NPR층을 제거한다. 그 위에 Cr층을 증착한 후 패터닝하여 소오스-드레인 전극을 위한 Cr층을 형성시켜 박막 트랜지스터를 제조한다. 여기서 각 박막의 패터닝은 식각 공정으로 각 단위 박막의 특성에 맞는 건식 및 습식식각 공정이 필요하다. 제조한 박막 트랜지스터에서 가장 흔히 발생되는 문제는 주로 식각 공정시 over 및 under etching 이며, 정확한 식각을 위하여 각 박막에 맞는 식각공정을 개발하여 소자의 최적 특성을 제공하고자한다. 이와 같이 공정에 보다 엄격한 기준의 건식 및 습식식각 공정 그리고 세척 등의 처리공정을 정밀하게 실시하여 소자의 특성을 확실히 개선 할 수 있었다.

• 한국재료학회지
• /
• 제3권4호
• /
• pp.327-335
• /
• 1993

Helmholz구성을 가진 두개의 전자석에 의해 작동되는 RF cylindrical magnetron을 사용하여 이의 플리즈마 성질을 가한 자장의 함수로 조사하고, 또한 $CHF_3$와 $CF_4/H_2$를 3mTorr의 낮은 압력하에서 사용하여 실리콘의 반응성 이온 건식식각 특성을 조사하였다. 또한 여러 자장의 크기 및 개스 분위기하에서 식각한 실리콘으로 제조한 Schottky다이오드의 전류-전압 특성으로 식각으로 인한 실리콘의 손상정도를 측정하였다. Cylindrical magnetron에 가한 자장을 증가시킴에 따라 플라즈마내이온밀도 및 분해될 개스밀도(radical density)가 직선적으로 증가하였으며 시편이 위치한 전극에 유도되는 직류 자기 바이아스 전압(dc self-bais voltage)은, 반면, 지수적인 감소를 하였다. 100Gauss부근의 자장을 가한 경우에 최대의 식각속도를 갖고 이때의 실리콘의 식각속도가 자장을 가하지 않은 경우에 비해서 5배정도로 증가하였으며, 전지적인 특성 역시 습식방법을 사용하여 식각한 실리콘에 가까운 정도의 이온 손상이 없느 식각상태를 얻을 수 있었다.

• 마이크로전자및패키징학회지
• /
• 제19권4호
• /
• pp.19-23
• /
• 2012

최근 발광다이오드(LED)의 출력 성능을 높이고, 전력 소비를 줄이기 위해 LED 패키지 분야에서 실리콘 기판 연구가 집중되고 있다. 본 연구에서는 공정 비용이 낮고 생산성이 높은 습식 식각을 이용하여 실리콘 기판의 실리콘 관통 비아 식각 공정을 살펴보았다. KOH를 이용한 양면 습식 식각 공정과 습식 식각과 건식 식각을 병행한 두 가지 공정 방법으로 실리콘 관통 비아를 제작하였고, 식각된 실리콘 관통 비아에 Cu 전극과 배선은 전기도금으로 증착하였다. Cu 전극을 연결하는 배선의 전기저항은 약 $5.5{\Omega}$ 정도로 낮게 나타났고, 실리콘 기판의 열 저항은 4 K/W으로 AlN 세라믹 기판과 비슷한 결과를 보였다.