• Title/Summary/Keyword: 가속지연

Search Result 109, Processing Time 0.029 seconds

A Study on the Delayed-Retardation of Fatigue Crack Growth Following Single Peak Overload (단일과대하중에 의한 피로균열추전의 지대지연현상에 관한 연구)

  • 오세욱;강상훈
    • Transactions of the Korean Society of Mechanical Engineers
    • /
    • v.14 no.5
    • /
    • pp.1186-1192
    • /
    • 1990
  • It is well known that the fatigue crack growth retardation following overloads can be estimated reasonably well by the models of Wheeler and Willenborg. These models, however, can not explain the delayed-retardation revealed by every experimental result. This means that they necessarily have some qualitative defects in themselves despite of a fair approximation of quantity. In fact, they did not take into account the effects of the compressive portion of the overload cycle such as the change of reversed plastic zone size. The present study is focused on the acceleration effect in the reversed plastic zone in order to analyze qualitatively delayed-retardation phenomenon following single peak overload on the fatigue crack growth behavior using 2024-T3 aluminum alloy.

The Advanced Rasterizer and Cache Memory Architecture for Latency Reduction Of 3D GPU (3차원 그래픽 가속기의 지연 감소를 위한 개선된 래스터라이져 및 캐쉬 메모리 구조 제안 및 실험)

  • Park Jin-Hong;Kim Il-San;Park Woo-Chan;Han Tack-Don
    • Proceedings of the Korean Information Science Society Conference
    • /
    • 2005.07a
    • /
    • pp.727-729
    • /
    • 2005
  • 현재 3차원 그래픽 가속기에서 성능 향상에 대한 문제점으로 대두되고 있는 것은 실제 화면에 그려지는 정보가 저장되는 프레임버퍼에 대한 접근 지연이다. 따라서 본 논문은 기존 픽셀 캐쉬가 포함된 래스터라이져 구조에서 캐쉬 읽기 접근 실패 시 발생하는 패널티와 이에 따른 프레임버퍼에 대한 지연이 발생하는 문제점을 개선하고자, 기존 래스터라이져를 래스터라이져와 합성기로 구분하고 그 사이에 캐쉬 읽기 접근 실패 시 프레임 버퍼에서 정보를 읽어오지 않는 깊이 캐쉬와 색상 캐쉬가 쌍을 이룬 픽셀 캐쉬 메모리 시스템으로 구성된 개선된 3차원 그래픽 가속기 구조을 제안하고 실험을 수행하였다. 실험 결과 제안하는 3차원 그래픽 가속기 구조가 기존 구조에 비해 캐쉬 접근 실패율이 약 $23\%$ 감소하였으며, 평균 메모리 접근 사이클이 $10\%-13\%$ 감소하였으며 이는 상당수의 프레임버퍼에 대한 접근 지연을 감소시킨 것이다. 합성기와 메모리 간의 대역폭은 약 $10\%$ 증가하지만 파이프라인의 작업에는 영향을 미치지는 않는다.

  • PDF

A study on the response characteristics of a turbocharged diesel engine under operation conditions of rapid acceleration (터보과급기 부착 디젤기관의 급가속 운전시 응답특성에 관한 연구)

  • 최낙정;전봉준
    • Journal of Advanced Marine Engineering and Technology
    • /
    • v.19 no.3
    • /
    • pp.33-41
    • /
    • 1995
  • 본 연구는 터보 과급기 부착 디젤 기관의 급가속 운전시 기관과 과급기의 과도 응답 성능을 규명하고 이를 개선하기 위한 실험을 수행하였다. 과도 응답 성능 구명은 일정한 회전 속도로 정상 운전중인 기관의 연료 펌프 랙을 10%에서 40%까지 일정 시간동안 급가속하였을 경우에 대하여 수행하였으며, 이때의 과급기 응답 지연 현상을 개선하기 위한 실험은 급가속과 동시에 압축기 출구의 흡기메니폴드 내에 일정한 압력의 공기를 추가 분사하는 방법을 이용하였다. 그리고 공기 분사 압력, 공기분사 기간, 가속률, 가속 시간 등이 압축기 출구의 압력과 온도, 터빈 입구의 압력과 온도, 실린더 압력, 기관과 과급기 회전 속도 등의 응답 성능에 미치는 영향을 가속전 정상 상태의 기관 회전 속도와 적용부하의 변화에 따라 시간의 함수로 나타내었다.

  • PDF

Shock Waveform Synthesis for Shock Response Spectrum Test by Using Wavelets (충격반응 스펙트럼 시험에서 웨이브레트를 이용한 충격파형 합성)

  • 윤을재
    • Proceedings of the Korean Society of Propulsion Engineers Conference
    • /
    • 1998.04a
    • /
    • pp.25-25
    • /
    • 1998
  • 진동시험기를 사용한 충격시험은 자유 낙하식 충격시험기를 이용하는 것 보다 여러 가지 장점이 있으며, 충격반응 스펙트럼 시험의 요구가 점점 증가하고 있다. 진동시험기를 이용하여 충격반응 스펙트럼 시험을 실시하는데 진동시험기에서 허용하는 최대 힘, 속도, 변위에 의하여 제약을 받게 된다. 충격반응 스펙트럼을 만족하는 충격파형은 무수히 많으나 최대 가속도, 속도, 변위 등이 작으면 작을수록 그 충격파형의 품질이 우수하다고 말할 수 있다. 충격 지속시간이 짧고 충격가속도의 최대치가 큰 충격파형을 인가할 수 없지만, 충격 지속시간이 보다 길고 충격가속도의 최대치가 작은 파형이 동일한 충격반응 스펙트럼 규격을 만족할 수 있다. 진동시험기를 사용하여 충격반응 스펙트럼 시험을 수행하기 위한 충격파형이 웨이브레트를 이용하여 시험규격의 충격반응 스펙트럼을 만족하도록 합성된다. 웨이브레트의 매개변수는 주파수, 반파의 개수, 지연시간, 극성이다. 각 웨이브레트의 진폭은 시험규격의 충격반응 스펙트럼을 만족하도록·반복적으로 조절된다. 이렇게 합성된 충격파형은 진동시험기를 사용한 충격반응 스펙트럼 시험의 참조 가속도 파형으로 간주된다.

  • PDF

Accelerated Reliability Growth Model with Delayed Fixes (지연수정전략에서의 가속 신뢰성성장 모델)

  • Hung, Pham Ngoc;Jung, Won
    • Journal of Korean Society of Industrial and Systems Engineering
    • /
    • v.32 no.4
    • /
    • pp.228-234
    • /
    • 2009
  • 신뢰성성장시험은 주어진 기간 동안에 고장모드를 체계적이고 영구적으로 제거하여 신뢰성을 향상시키려는 것이 목적이다. 이러한 활동은 대부분 매우 제약된 시간에 이루어져야 함으로 신제품개발프로그램에 있어서는 가속수명 시험이 필수적인 신뢰성성장시험 도구로 적용된다. 본 연구에서는 가속수명시험 하에서 신뢰성성장을 계획하고 분석하는데 유용한 도구로 사용할 수 있는 가속 신뢰성성장모델을 제시하였다. 시험전략은 test-find-test 전략으로서 시험중 고장모드가 발견되어도 이 문제에 대한 근본적 조치는 시험이 완성된 이후에 이루어지는 경우를 가정하였다. 이는 시험을 중간에 중단하고 시작하는 비용이 매우 높거나, 시스템이 고도로 복잡하여 완전히 분해하는데 어려움이 있는 경우에 적용된다.

IPSec Accelerator Performance Analysis Model for Gbps VPN (기가급 VPN을 위한 IPSec 가속기 성능분석 모델)

  • 윤연상;류광현;박진섭;김용대;한선경;유영갑
    • Journal of the Korea Institute of Information Security & Cryptology
    • /
    • v.14 no.4
    • /
    • pp.141-148
    • /
    • 2004
  • This paper proposes an IPSec accelerator performance analysis model based a queue model. It assumes Poison distribution as its input traffic load. The decoding delay is employed as a performance analysis measure. Simulation results based on the proposed model show around 15% differences with respect to actual measurements on field traffic for the BCM5820 accelerator device. The performance analysis model provides with reasonable hardware structure of network servers, and can be used to span design spaces statistically.

Active Control of Structural Vibration Using an Instantaneous Control Algorithm Including Acceleration (가속도가 포함된 순간최적제어 알고리듬을 이용한 구조물 진동의 능동제어)

  • 문석준;정태영
    • Proceedings of the Korean Society for Noise and Vibration Engineering Conference
    • /
    • 1995.10a
    • /
    • pp.254-260
    • /
    • 1995
  • 본 연구에서는 제어 알고리듬 적용면에서 가속도 계측이 보다 용이한 점을 고려하여 가속도가 포함된 가속도-속도-변위 되먹임 제어 알고리듬을 개발하고, 이를 유압식 능동 질량구동장치에 적용하여 능동제어시스템의 성능을 실증적으로 검토한다. 이 때 능동제어시스템의 구성요소들의 동특성을 시스템 모델링에 포함하여 제어력을 산정함으로써 시간 지연의 영향을 효과적으로 보상하는 방안을 제시한다.

  • PDF

IPsec Security Server Performance Analysis Model (IPSec보안서버의 성능분석 모델)

  • 윤연상;이선영;박진섭;권순열;김용대;양상운;장태주;유영갑
    • Journal of the Institute of Electronics Engineers of Korea TC
    • /
    • v.41 no.9
    • /
    • pp.9-16
    • /
    • 2004
  • This paper proposes a performance analysis model of security servers comprising IPSec accelerators. The proposed model is based on a M/M1 queueing system with traffic load of Poisson distribution. The decoding delay has been defined to cover parameters characterizing hardware of security sorrels. Decoding delay values of a commercial IPSec accelerator are extracted yielding less than 15% differences from measured data. The extracted data are used to simulate the server system with the proposed model. The simulated performance of the cryptographic processor BCM5820 is around 75% of the published claimed level. The performance degradation of 3.125% and 14.28% are observed for 64byte packets and 1024byte packets, respectively.