• 한국정보통신학회논문지
• /
• 제16권7호
• /
• pp.1455-1462
• /
• 2012

본 논문에서는 BCD 공정 기반으로 PMIC용 고신뢰성 24비트 듀얼 포트(dual port) eFuse OTP 메모리를 설계하였다. 제안된 dynamic pseudo NMOS 로직회로를 이용한 프로그램 데이터 비교회로는 program-verify-read 모드에서 프로그램 데이터와 read 데이터를 비교하여 PFb(pass fail bar) 핀으로 비교 결과를 출력한다. 그래서 한 개의 PFb 핀만 테스트하므로 eFuse OTP 메모리가 정상적으로 프로그램 되었는지를 확인할 수 있다. 그리고 program-verify-read 모드를 이용하여 프로그램된 eFuse 저항의 변동을 고려한 가변 풀-업 부하(variable pull-up load)를 갖는 센싱 마진 테스트 회로를 설계하였다. Magnachip $0.35{\mu}m$ BCD 공정을 이용하여 설계된 24비트 eFuse OTP 메모리의 레이아웃 면적은 $289.9{\mu}m{\times}163.65{\mu}m$($=0.0475mm^2$)이다.

• 한국지리정보학회지
• /
• 제18권3호
• /
• pp.52-62
• /
• 2015

최근 웹 제작 추세로 모바일 우선 방식이 강조되면서 모바일 단말의 유형이나 화면 크기, 해상도가 다양해짐에 따라 이에 대응하여 웹 사이트 제작 시 효율적인 제작 방법을 제공하는 반응형 웹에 대한 실제적인 필요성이 증가하고 있다. 그러나 공간정보 웹 매핑 분야에서 반응형 웹의 적용은 초기 단계이다. 이번 연구에서는 반응형 웹을 이용하여 실제 공간정보 오픈 플랫폼과 연계한 가변 레이아웃에 대한 실제 시험 구현을 수행하고 그 결과를 예시하였다. 또한 공간정보 웹 서비스 구축에서 반응형 웹 방법을 적용하기 위한 제한 사항과 고려 사항을 제시하고자 하였다. 시험 구현 과정에서는 HTML5, JavaScript, CSS3 등과 같은 개발 환경을 OpenLayers와 연계하는 웹매핑 서비스를 대상으로 하였다. 앞으로 공간정보나 위치정보 등으로부터 파생되는 콘텐츠의 모바일 서비스 개발에서도 반응형 웹을 이용한 연계, 적용 사례가 증가할 것으로 기대한다.

• 한국정보통신학회논문지
• /
• 제17권10호
• /
• pp.2359-2368
• /
• 2013

본 논문에서는 power IC에서 파워가 ON되어있는 동안 입력 신호인 RD(Read) 신호 포트에 glitch와 같은 신호 잡음이 발생하더라도 파워-업(power-up)시 readout된 DOUT 데이터를 유지하면서 다시 읽기 모드로 재진입하지 못하도록 막아주는 IRD(Internal Read Data) 회로를 제안하였다. 그리고 pulsed WL(Word-Line) 구동방식을 사용하여 differential paird eFuse OTP 셀의 read 트랜지스터에 수 십 ${\mu}A$의 DC 전류가 흐르는 것을 방지하여 blowing 안된 eFuse 링크가 EM(Electro-Migration)에 의해 blowing되는 것을 막아주어 신뢰성을 확보하였다. 또한 program-verify-read 모드에서 프로그램된 eFuse 저항의 변동을 고려하여 가변 풀-업 부하(variable pull-up load)를 갖는 센싱 마진 테스트 기능을 수행하는 동시에 프로그램 데이터와 read 데이터를 비교하여 PFb(pass fail bar) 핀으로 비교 결과를 출력하는 회로를 설계하였다. $0.18{\mu}m$ 공정을 이용하여 설계된 8-비트 eFuse OTP IP의 레이아웃 면적은 $189.625{\mu}m{\times}138.850{\mu}m(=0.0263mm^2)$이다.