

과도 응답 해석을 이용한 광센서 TIA 피드백 커패시턴스의 정밀도 향상 방법

Enhancing Precision of Feedback Capacitance in Optical Sensor TIAs using Transient Response Analysis

기 동 한^{***}, 최 은 석^{*}, 이 민 웅^{**}, 이 남 호^{**}, 조 성 익[★]

Dong-Han Ki^{***}, Eun-Seok Choi^{*}, Min-Woong Lee^{**}, Nam-Ho Lee^{**}, Seong-Ik Cho[★]

Abstract

Transimpedance Amplifiers (TIAs) used in optical sensors can experience stability issues and bandwidth limitations due to the parasitic capacitance of photodiodes. These issues are typically resolved by incorporating a feedback capacitor, and the selection of this capacitor is crucial for stability. Traditionally, the value of the feedback capacitance has been determined through feedback system analysis, which has limitations in accurately determining the optimal value. This paper proposes a method for accurately determining the feedback capacitance value through transient response analysis and validates this approach through simulation comparisons.

요 약

광센서에 사용되는 TIA(트랜스임피던스 증폭기)는 포토다이오드의 기생 커패시터로 인해 안정성 문제, 대역폭 제한 등의 문제가 발생할 수 있다. 이 문제는 일반적으로 피드백 커패시터를 통하여 해결되며, 피드백 커패시턴스의 선택은 안정성에 결정적인 영향을 미친다. 기존에는 피드백 시스템 해석을 통하여 커패시턴스의 값을 결정하였는데, 이는 정확한 값을 결정하기 힘든 단점이 존재한다. 본 논문에서는 과도 응답 해석을 통한 정확한 피드백 커패시턴스 값의 결정 방법을 제시하며, 시뮬레이션을 통해 비교 검증하였다.

Key words : TIA(Transimpedance Amplifier), Stability, Transfer function, Feedback Capacitor

1. 서론

광센서는 다양한 응용 분야에서 사용되며, 특히 고속 통신, 이미지 센서, 및 자동화 시스템에서 중요한 역할을 한다[1], [2]. 광센서의 성능을 최적화하기 위해서는 센서의 신호를 전기적으로 변환하는 과정에서의 잡음과 왜곡

을 최소화하는 것이 중요하다. 이 과정에서 사용되는 핵심 장치 중 하나가 트랜스임피던스 증폭기(Transimpedance Amplifier, TIA)이다. TIA는 광센서로부터 발생하는 작은 전류 신호를 전압 신호로 변환하여, 이후의 신호 처리 단계에서 사용할 수 있게 한다. TIA의 성능은 피드백 회로에 크게 의존하며, 특히 피드백 커패시턴스 값의 선택

* Dept. of Electronics Engineering, Jeonbuk National University, Korea.

** Korea Atomic Energy Research Institute, Korea.

★ Corresponding author

E-mail : sicho@jbnu.ac.kr, Tel : +82-63-270-4137

※ Acknowledgment

This work was supported by the KAERI institutional R&D program (Project No. 523420-23).

Manuscript received Aug. 7, 2024; revised Aug. 28, 2024; accepted Sep. 1, 2024.

This is an Open-Access article distributed under the terms of the Creative Commons Attribution Non-Commercial License(<http://creativecommons.org/licenses/by-nc/3.0>) which permits unrestricted non-commercial use, distribution, and reproduction in any medium, provided the original work is properly cited.

이 증폭기의 대역폭, 잡음 성능 및 안정성에 결정적인 영향을 미친다. 그러나 피드백 커패시턴스의 최적값을 결정하는 것은 매우 복잡한 문제로, 다양한 변수를 고려해야 한다. 현재 대부분의 방법론은 피드백 시스템 해석을 기반으로 하여 피드백 커패시턴스 값을 결정하지만[3]-[6], 이는 정밀도와 효율성에서 한계를 보인다. 따라서 본 연구에서는 과도 응답 해석(Transient response analysis)을 통해 TIA의 피드백 커패시턴스 값을 더 정밀하게 결정하는 방법을 제안한다. 논문의 구조는 다음과 같다. 2장에서는 TIA의 기존의 피드백 커패시턴스 결정 방법과 과도 응답 해석을 통한 개선된 피드백 커패시턴스 결정 방법에 대하여 다룬다. 3장에서는 시뮬레이션 결과를 다루며, 마지막으로 4장에서는 결론과 향후 연구 방향을 제시한다.

II. TIA의 피드백 커패시턴스 및 결정 방법

1. TIA의 피드백 커패시터




Fig. 1. Block Diagram of TIA.
그림 1. TIA의 블록도

일반적으로 TIA는 피드백 시스템 해석을 통해 안정도를 판별하며, 2개의 입력 소스에 대한 개방 루프 이득 (Open Loop Gain) 및 피드백 인자(Feedback Factor)가 식 (1), (2)와 같이 서로 동일하기 때문에 그림 2와 같은 곡선을 통해 안정도를 판별한다.

$$A_{OL}(\text{Open Loop Gain}) = \frac{V_{out}}{V_{in}} = \frac{A_v}{1 + \frac{s}{p1}} \quad (1)$$

$$\beta(\text{Feedback Factor}) = \frac{V_{in}}{V_{out}} = \frac{1}{1 + sR_fC_{in}} \quad (2)$$

그림 2에서 A_{OL} 곡선과 $1/\beta$ 곡선의 기울기가 서로 동일하지만 반대이므로, 주파수 축과 이등변 삼각형을 형성하며 각 기울기는 90° 의 위상 변이에 해당하는 20dB/dec 의 크기를 갖는다. 또한 네거티브 피드백의 반전 특성으로 인해 두 곡선이 만나는 지점($A\beta=1$)인 f_i 에서는 360° 의 위상 변이를 가져 발진이 발생한다[3]-[6]. 따라

서 이러한 발진 문제를 안정화하기 위하여 그림 3과 같이 피드백 커패시터를 사용하여 두 개의 극점 사이에 영점을 생성시켜 보상한다.




Fig. 2. Open-loop gain and inverse feedback factor vs. frequency curve.
그림 2. 개방루프이득 및 피드백 인자의 역수 대 주파수 곡선




Fig. 3. Block diagram of a TIA with a Feedback Capacitor.
그림 3. 피드백 커패시터가 포함된 TIA의 블록도

2. 기존의 피드백 커패시턴스 결정 방법




Fig. 4. Open-loop gain and inverse feedback factor vs. frequency curve with added feedback capacitor.
그림 4. 피드백 커패시터가 추가된 개방루프이득 및 피드백 인자의 역수 대 주파수 곡선

안정도 문제 해결을 위해서는 필요한 피드백 커패시턴스의 값을 계산하는 것이 매우 중요하다. 기존에는 그림 4와 같이 A_{OL} 곡선과 $1/\beta$ 곡선의 교차점에서 45° 의 위상 마진(Phase margin)을 설정하는 방법으로 $A\beta=1$ 인

지점에 영점이 위치하도록 커패시턴스의 값을 계산하였다. 두 곡선의 기울기가 같아 f_i 는 식 (3)과 같이 f_z 와 f_{GBW} 의 중심 주파수로 나타낼 수 있다.

$$f_i = \sqrt{f_z \times f_{GBW}} \quad (3)$$

또한 피드백 커패시터가 추가된 피드백 인자는 다음 식 (4)와 같이 다시 계산되는데, 식 (3), (4)를 통해 f_i 는 다음 식 (5)와 같이 된다.

$$\beta(\text{Feedback Factor}) = \frac{V_{in}}{V_{out}} = \frac{1 + sR_f C_f}{1 + sR_f(C_{in} + C_f)} \quad (4)$$

$$f_i = \sqrt{\frac{f_{GBW}}{2\pi R_f(C_{in} + C_f)}} = \frac{1}{2\pi R_f C_f} \quad (5)$$

최종적으로 식 (5)를 통해 피드백 커패시턴스의 값을 구하면 다음 식 (6)과 같이 근사할 수 있다.

$$C_f = \frac{1}{4\pi R_f f_{GBW}} (1 + \sqrt{1 + 8\pi R_f C_{in} f_{GBW}}) \approx \sqrt{\frac{C_{in}}{2\pi R_f f_{GBW}}} \quad (6)$$

기존에는 이와 같은 방법으로 45°의 위상 마진을 목표로 피드백 커패시턴스를 유추하였으며, 이후 입력 전류 I_{in} 에 대한 출력 전압의 과도 응답(Transient Response) 특성을 확인하여 안정된 응답을 갖는 방향으로 피드백 커패시턴스를 수정한다.

3. 개선된 피드백 커패시턴스 결정 방법

기존의 방법과 달리 TIA 페루프 시스템의 입력 전류에 대한 과도 응답을 해석하면 수식 (7)과 같은 전달함수로 나타낼 수 있으며, 이를 통하여 위상 마진을 구하면 수식 (8)과 같다[7].

$$H(s) = \frac{\omega_n^2}{s^2 + 2\zeta\omega_n s + \omega_n^2} \quad (7)$$

$$\Phi_M = \tan^{-1} \frac{2\zeta}{\sqrt{-2\zeta^2 + \sqrt{1 + 4\zeta^4}}} \quad (8)$$

수식 (7)은 다시 수식 (9)와 같이 나타낼 수 있는데, 이를 통하여 ω_n 과 Q factor를 구하면 다음 수식 (10)과 같다.

$$\frac{V_{out}}{I_{in}} = -R_f \cdot \frac{\frac{A_V p1}{C_{in} R_f}}{s^2 + s(p1 + \frac{1}{C_{in} R_f}) + \frac{A_V p1}{C_{in} R_f}} \quad (9)$$

$$\omega_n = \sqrt{\frac{A_V p1}{C_{in} R_f}}, Q = \frac{1}{1 + \frac{C_f A_V}{C_{in}}} \sqrt{\frac{A_V}{C_{in} R_f p1}} \quad (10)$$

식 (10)을 통해 피드백 커패시터 C_f 를 구하면 수식 (11)과 같이 나타낼 수 있다.

$$C_f = \frac{1}{Q} \sqrt{\frac{C_{in}}{2\pi f_{GBW} R_f}} - \frac{C_{in}}{A_V} \approx 2\zeta \sqrt{\frac{C_{in}}{2\pi f_{GBW} R_f}} \quad (11)$$

결과적으로 기존 방법인 피드백 해석을 통해 구한 C_f 값은 개선된 방법인 과도 응답 특성에서의 Q factor 값이 1인 상태이며, 기존 방법의 경우 45°의 위상 마진을 목표로 피드백 커패시턴스의 값을 결정하면 51.8°의 위상 마진으로 6°의 오차가 발생한다. 따라서 개선된 방법을 통해 피드백 커패시턴스의 값을 결정하면 오차 없이 정확한 값을 얻을 수 있으며, 안정된 과도 응답 특성을 얻을 수 있다는 장점이 있다.

III. 시뮬레이션 검증 및 결과

이 장에서는 제안된 방법의 효과를 검증하기 위해 Cadence사의 Virtuoso 툴을 사용하여 수행된 시뮬레이션 결과를 제시하고 분석한다.




Fig. 5. Phase margin characteristics graph of the TIA using the traditional method.

그림 5. 기존 방법의 TIA 위상 마진 특성 그래프

그림 5는 기존 방법을 통해 구한 피드백 커패시터가 적용된 TIA의 위상 마진 특성 그래프이다. 설계된 연산 증폭기의 f_{GBW} 는 2.2GHz이며, 입력 커패시터 C_{in} 은 4pF이며, 피드백 저항 R_f 는 4kΩ이다. 45°의 위상 마진을 목표로 구한 피드백 커패시턴스 값은 269fF이다. 시

물레이션 결과 위상 마진은 53°로 15%의 오차가 발생한 다. 기존 방법의 경우 수식을 통해 구한 피드백 커패시턴스 값이 목표로 한 위상 마진에 오차를 발생시켰으며, 과도 응답 특성을 확인하여 커패시턴스 값을 다시 수정해야 하는 복잡성이 존재한다.

그림 6는 개선된 방법을 통해 구한 피드백 커패시터가 적용된 TIA의 위상 마진 특성 그래프이다. 설계된 파라미터의 값들은 동일하며, 45°의 위상 마진을 목표로 구한 피드백 커패시턴스 값은 226fF이다. 시뮬레이션 결과 위상 마진은 47°로 설정한 위상 마진에 근접한다.




Fig. 6. Phase margin characteristics graph of the TIA using the improved method.

그림 6. 개선된 방법의 TIA 위상 마진 특성 그래프

결과적으로 각각의 결과를 표로 나타내면 표 1과 같다. 개선된 방법의 경우 기존 방법과 달리 수식을 통해 큰 오차 없이 설정한 위상 마진을 얻을 수 있다.

Table 1. Phase margin result table for existing and improved methods.

표 1. 기존 방법과 개선된 방법의 위상 마진 결과 표

	Traditional method	Improved method
f_{GBW}	2.2GHz	2.2GHz
C_{in}	4pF	4pF
R_f	4k Ω	4k Ω
C_f	269fF	226fF
Phase Margin (Theory)	45°	45°
Phase Margin (Simulation)	53°	47°

또한 기존 방법과 달리 과도 응답 특성을 통하여 피드백 커패시턴스 값을 구하기 때문에 안정된 응답 특성인

Critical Damping을 얻을 수 있다. Critical Damping은 Q factor가 0.5인 상태이며, 수식 (8)을 통해 76.3°의 위상 마진을 얻을 수 있다. 76.3°의 위상 마진을 목표로 구한 피드백 커패시턴스 값은 538fF이며, 시뮬레이션 결과 76.8°의 위상 마진을 얻었으며, 그림 7과 같은 안정된 과도 응답 특성을 확인했다.




Fig. 7. Transient response characteristics of the TIA.

그림 7. TIA의 과도 응답 특성

그림 7을 통해 개선된 방법은 기존 방법과 달리 과도 응답 해석만으로 원하는 위상 마진 특성뿐만 아니라 안정된 과도 응답 특성을 얻을 수 있다는 것을 알 수 있다.

IV. 결론

본 논문에서는 광센서 트랜스임피던스 증폭기(TIA)의 피드백 커패시턴스 값을 결정하는 방법에 대해 새로운 접근법을 제시한다. 기존 방법들은 주로 피드백 시스템 해석을 통해 피드백 커패시턴스 값을 결정하지만, 이는 정확한 값을 도출하는 데 한계를 지니고 있으며, 과도 응답 특성을 따로 확인하여 커패시턴스 값을 수정해야 하는 복잡성이 존재한다. 이에 비해 본 연구에서는 과도 응답 해석을 기반으로 피드백 커패시턴스 값을 직접적으로 결정하는 방법을 제안한다. 제안된 방법은 페루프 시스템의 입력 전류에 대한 과도 응답을 해석하여 전달 함수를 도출하고, 이를 통해 위상 마진과 Q 인자를 계산함으로써 더 정확한 피드백 커패시턴스 값을 얻을 수 있다. 시뮬레이션 결과, 제안된 방법을 통해 구한 피드백 커패시터 값이 기존 방법에 비해 위상 마진의 목표값에 더 근접함을 확인할 수 있으며, 안정된 과도 응답 특성을 제공한다.

결론적으로, 과도 응답 해석을 통한 피드백 커패시턴스 값의 결정 방법은 TIA의 성능을 최적화하고, 설계 과

정의 복잡성을 줄이는 데 유리한 접근법임을 입증한다. 본 연구에서 제안한 과도 응답 해석을 통한 피드백 커패시터 결정 방법은 광센서 TIA 설계에 적용하여 성능을 크게 개선할 수 있으며, 다양한 고속 통신, 이미지 센서, 자동화 시스템 등에서의 실용성을 높일 수 있다. 이러한 적용성을 통해 TIA의 설계 및 최적화 과정에서 본 방법의 유용성을 극대화할 수 있을 것이다.

References

- [1] Chaerin Hong, Seung-Hoon Kim, Ji-Hoon Kim, Sung Min Park, "A Linear-Mode LiDAR Sensor Using a Multi-Channel CMOS Transimpedance Amplifier Array," *IEEE Sensors*, Sep 1, 2018. DOI: 10.1109/JSEN.2018.2852794
- [2] Rodrigo Gounella, Gabriel M.Ferreira, Marcio L. M. Amorim, Joao Navarro Soares, Jr and Joao Paulo Carmo, "A Review of Optical Sensors in CMOS," *Electronics*, Feb 8, 2024. DOI: 10.3390/electronics13040691
- [3] Akshay Bhat, "Stabilize your Transimpedance Amplifier," *Maxim Technical Documents, Tutorial* 5129, Feb 3, 2012.
- [4] Mehmet Demirtas and Mehmet Akif Erismis and Salih Gunes, "Analysis and design of a transimpedance amplifier based front-end circuit for capacitance measurements," *Springer*, Jan 28, 2020. DOI: 10.1007/s42452-020-2104-x
- [5] Saroj R Desai, Nilima V Warke and Shivaji S Nawatake, "Auto gain Ultra low signal transimpedance amplifier for Blood Diagnostic machine.," *IOP Conference Series. Materials Science and Engineering*, Vol. 1084, Bristol, England, Mar 2021. DOI: 10.1088/1757-899X/1084/1/012070
- [6] Baker Bonnie, "The eyes of the electronic world are watching," *EDN*, pg 24, Aug 7, 2008.
- [7] Lutz von Wangenheim, "Phase Margin Determination in a Closed-Loop Configuration.," *Springer*, June 3, 2012. DOI: 10.1007/s00034-012-9437-7

BIOGRAPHY

Dong-Han Ki (Member)



2021 : BS degree in Semiconductor Science and Technology, Jeonbuk National University.

2021~2023 : MS degree in Electronic Engineering, Jeonbuk National University.

2023~Present : PhD candidate in Electronic

Engineering, Jeonbuk National University.

Eun-Seok Choi (Member)



2008 : BS degree in Electronic Engineering, Jeonbuk National University.

2015 : MS degree in Electronic Engineering, Jeonbuk National University.

2012~Present : Research Engineering, Jeonbuk

National University Semiconductor Educational Center(JSEC)

Min-Woong Lee (Member)



2012 : BS degree in Electronic Engineering, Jeonbuk National University.

2014 : MS degree in Electronic Engineering, Jeonbuk National University.

2014~2018 : PhD degree in Electronic Engineering, Jeonbuk National University.

2019~Present : Senior Researcher, Korea Atomic Energy Research Institute (KAERI).

Nam-Ho Lee (Member)



1991 : BS degree in Electrical Engineering, Kyungpook National University.

1993 : MS degree in Electrical Engineering, Kyungpook National University.

2004 : PhD degree in Electrical Engineering, Chungnam National University.

1992~Present : Principal Researcher, Korea Atomic Energy Research Institute (KAERI).

Seong-Ik Cho (Member)



1987 : BS degree in Electronic Engineering, Jeonbuk National University.

1989 : MS degree in Electronic Engineering, Jeonbuk National University.

1994 : PhD degree in Electronic Engineering, Jeonbuk National University.

1996~2004 : Hynix Semiconductor Memory Lab Senior Research Engineer.

2004~Present : Professor of Electronic Engineering, Jeonbuk National University.