다중대역 통합 신호처리 가능한 GNSS 수신기 개발 플랫폼 설계 및 구현

Design and Implementation of a GNSS Receiver Development Platform for Multi-band Signal Processing

Abstract

Global Navigation Satellite System (GNSS) receivers are becoming increasingly sophisticated, equipped with advanced features and precise specifications, thus demanding efficient and high-performance hardware platforms. This paper presents the design and implementation of a Field-Programmable Gate Array (FPGA)-based GNSS receiver development platform for multi-band signal processing. This platform utilizes a FPGA to provide a flexible and re-configurable hardware environment, enabling real-time signal processing, position determination, and handling of large-scale data. Integrated signal processing of L/S bands enhances the performance and functionality of GNSS receivers. Key components such as the RF frontend, signal processing modules, and power management are designed to ensure optimal signal reception and processing, supporting multiple GNSS. The developed hardware platform enables real-time signal processing and position determination, supporting multiple GNSS systems, thereby contributing to the advancement of GNSS development and research.

1. INTRODUCTION

Global Navigation Satellite System (GNSS)는 위치, 속도, 시각 (Position, Velocity, and timing, PVT) 정보를 제공하는 대표적인 시스템으로 많은 분야에서 활용해오고 있다. GNSS에는 Global Positioning System (GPS), Global Navigation Satellite System (GLONASS), Galileo, BeiDou Navigation Satellite System (BDS), Indian Regional Navigation Satellite System (IRNSS), Quasi-Zenith Satellite System (QZSS)가 있으며, 각각 미국, 러시아, 유럽, 중국, 인도, 일본에서 독자적으로 개발하여 운영하고 있다. 우리나라도 2022년에 독자적인 한국형 위성 항법시스템(Korean Positioning System, KPS) 개발을 정부에서 공표한 바 있고 (Kim 2021), 현재 설계 및 개발 중에 있다.
이와 같이 GNSS 시스템의 현대화 및 새로운 신호의 추가에 따라 기존 L 대역 할당 신호의 수가 증가하고 있으며, S/C 대역과 같은 새로운 주파수 대역 활용성에 대한 많은 연구가 진행되고 있다 (Han et al. 2022).

새로운 신호 체계가 개발되면 이에 알맞은 신호 처리 기법을 다양한 환경에서 시험해볼 수 있는 유연하고 재구성 가능한 하드웨어 환경을 갖는 개발 플랫폼이 필요하다. 이 때 고려해야 할 요소는 반송파 주파수, 확산코드, 변조 기법 등이다.

본 논문에서는 다중대역의 다중 GNSS 신호를 통합하여 수신 및 처리할 수 있는 하드웨어 수신기 개발 플랫폼을 제안한다. 하드웨어 수신기 개발 플랫폼은 RF 모듈과 디지털 보드로 구성되는데 RF 모듈은 L 대역과 S 대역을 동시에 수신할 수 있으며, 대상 신호의 주파수 특성을 고려하여 RF 튜닝 가능한 구조로 설계한다. 또한, 기존의 여러가지 확산코드 및 변조 기법뿐만 아니라 신규 신호에 적용될 변조 기법에 대응할 수 있도록 디지털 신호처리를 위한 Field-Programmable Gate Array (FPGA)와 Digital Signal Processor (DSP)로 구성된 디지털 보드를 설계한다.

본 논문의 구성은 다음과 같다. 2장에서 하드웨어 수신기 설계 시 고려할 현재 할당되어 있는 GNSS 신호의 신호구조에 대해서 정리하고, 3장에서 GNSS 수신기 개발 플랫폼을 설계 및 구현한다. 4장에서는 설계 구현한 GNSS 수신기 개발 플랫폼을 안테나와 시뮬레이터를 이용하여 검증시험을 수행한다. 마지막으로 5장에서 결론을 맺는다.

2. GNSS SIGNALS

GNSS 하드웨어 수신기 설계를 위해 고려해야 하는 GNSS 신호 요소는 중심주파수, 변조 기법, 코드 생성 속도가 있으며, 이는 국부 발진기(Local Oscillator, LO) 설정과 대역 통과 필터(Bandpass filter, BPF) 설정, 그리고 상관 시 모사 신호 생성에 필요한 정보를 제공한다. 이에 대해서 Table 1과 같이 정리하였다 (GLONASS ICD 2008, BeiDou ICD 2017, IRNSS ICD 2017, 2022, QZSS ICD 2022, GPS ICD 2022, European GNSS Agency 2023).

Table 1. GNSS signal specifications.

GNSS system	Frequency band	Center frequency [MHz]	Service name	Access technique	Modulation type	Code frequency (MHz)
GPS	L1	1575.42 1575.42	L1CA L1C	CDMA CDMA	BPSK(1) BOC(1,1), MBOC(6,1,1/11)	1.023 1.023
	L2	1227.6	L2C	CDMA	BPSK(1)	0.5115
	L5	1176.45	L5	CDMA	BPSK(10)	10.23
GALILEO	E1	1575.42	E1OS	CDMA	BOC(1,1), MBOC(6,1,1/11)	1.023
	E5	1176.45 1207.14 1191.795	E5a E5b E5 AltBOC	CDMA CDMA CDMA	BPSK(10) BPSK(10) AltBOC(15,10)	10.23 10.23 10.23
	E6	1278.75	E6CS	CDMA	BPSK(5)	5.115
GLONASS	L1	1598.0625~1609.3125	OF	FDMA	BPSK(0.511)	0.511
	L2	1242.9375~1251.6875	OF	FDMA	BPSK(0.511)	0.511
BDS	B1	1561.098 1575.42	B1I B1C	CDMA CDMA	BPSK(2) BOC(1,1), QMBOC(6,1,4/33)	2.046 1.023
	B2	1207.14 1176.45 1207.14	B2I B2a B2b	CDMA CDMA CDMA	BPSK(2) BPSK(10) BPSK(10)	2.046 10.23 10.23
	B3	1268.52	B3I	CDMA	BPSK(10)	10.23
QZSS	L1	1575.42 1575.42 1575.42	L1CA L1C L1SAIF	CDMA CDMA CDMA	BPSK(1) BOC(1,1) BPSK(1)	1.023 1.023 1.023
	L2	1227.6	L2C	CDMA	BPSK(1)	0.5115
	L5	1176.45	L5	CDMA	BPSK(10)	10.23
	L6	1278.75 1278.75	L61 L62	CDMA CDMA	BPSK(2.5) BPSK(2.5)	2.5575 2.5575
IRNSS (NAVIC)	L1 L5 S	1575.42 1176.45 2492.028	L1 SPS L5 SPS S SPS	CDMA CDMA CDMA	SBOC BPSK(1) BPSK(1)	1.023 1.023 1.023

 

기존 GNSS는 주로 L 대역에 할당되어 있으며 IRNSS의 S-SPS 서비스는 S 대역에 할당된 것을 확인할 수 있다. 신규 항법신호의 경우 기존 항법위성시스템과의 호환성 및 상호운용성, 독자적인 서비스까지 모두 고려해야 하므로 (Lim et al. 2021), 다른 대역에 비해 기존 및 계획된 신호의 개수가 적어 신호의 혼잡도가 크지 않은 L6와 S대역을 GNSS 수신기 개발 플랫폼의 신호 처리 대역에 포함하였다.

3. DESIGN AND IMPLEMENTATION OF GNSS RECEIVER
DEVELOPMENT PLATFORM

GNSS 수신기 개발 플랫폼은 RF 보드와 디지털 보드로 구성된다. RF 보드는 안테나로부터 RF 신호를 입력 받아 신호 컨디셔닝 및 중간주파수(Intermediate Frequency, IF) 변환하고 디지털 IF 데이터 및 샘플링 클럭을 디지털 보드로 제공하는 기능을 수행한다. 디지털 보드는 RF 보드의 Radio Frequency Integrated Circuit (RFIC)을 설정하고, RF 보드로부터 입력 받은 디지털 IF 데이터로 상관 연산 및 기저대역 신호처리, 항법 등 신호처리 알고리즘을 탑재할 수 있고, 결과 표출 및 제어 등 외부 인터페이스를 수행한다. GNSS 수신기 개발 플랫폼의 규격은 Table 2와 같고 기능 블록도는 Fig. 1과 같다.

Table 2. Specification for GNSS receiver development platform.

	Specification
Size	< 240.0 x 240.0 x 60 (mm)
Weight	< 4 kg
Input voltage	28V±5%
Power consumption	< 15 W
Interface	RF receiving 2 channel (L/S) External reference clock/1PPS RS422-UART, USB
Signal specification	GPS L1C/A /L2C/L5 Galileo E1/E5 QZSS L1C/A /L2C GLONASS L1/L2 SBAS L1C/A L6/S-band simulated signal
Number of channels	> 100

 

Fig. 1. Functional block diagram of GNSS receiver development platform.

3.1 RF Board

RF 보드는 L 대역과 S 대역의 RF 신호를 컨디셔닝하고, 컨디셔닝한 RF 신호를 RFIC를 통해서 IF 신호로 변환 및 디지털 IF 데이터 생성 기능을 수행한다. 안테나 출력신호가 RF 보드에 입력되면 RF 신호 컨디셔닝을 거치게 된다. RF 신호 컨디셔닝은 입력 신호를 증폭, 분배, 대역통과 필터링 과정을 의미한다. GNSS 신호는 매우 낮은 신호세기로 수신되기 때문에 신호처리를 위해서 증폭시켜 주어야 한다. L 대역과 S 대역 신호를 함께 증폭시켜야 하므로 1 – 2.5 GHz 대역을 포함하는 저잡음 증폭기 (Low-Noise Amplifier, LNA)를 사용한다. 신호처리 할 관심 신호대역은 L1/G1, L2/G2, L5, L6, S 대역이므로 1대 2 분배기(splitter) 7개를 사용하여 8개의 RF 채널로 분배한다. 분배된 채널 중 나머지 한 채널은 예비 채널(reserved)로 둔다. 분배한 채널의 신호는 각 채널에 할당한 대역의 신호에 맞춰 Surface Acoustic Wave (SAW) 필터와 LC 필터로 구성한 BPF 필터링을 수행함으로써 신호 컨디셔닝을 마친다. 여기서 SAW 필터는 해당 채널 대역에 대응하는 부품으로 선정한다. BPF 블록은 튜닝 가능한 구조로 설계한다.

신호 컨디셔닝을 마친 각 채널 별 신호들은 RFIC로 입력된다. 8개 채널로 분배되었기 때문에 IQ 데이터를 출력 가능한 4채널 RFIC 2개를 사용한다. RFIC는 입력된 신호를 IF 신호로 하향변환(down-conversion)하고, 내부 아날로그 디지털 변환기(Analog-to-Digital Converter, ADC)를 통해서 디지털 IF 데이터를 생성한다. 이를 위해서 SPI 인터페이스를 통해서 RFIC에 LO와 필터 값 등을 설정한다. RFIC는 10 MHz의 Temperature Compensated Crystal Oscillator (TCXO)를 기준 클럭으로 사용하며, 1대 2 클럭 버퍼를 사용하여 분배한 클럭을 각 RFIC로 인가한다. RFIC에서 출력한 디지털 IF 데이터는 고속 Low voltage differential signaling (LVDS) 드라이버를 통해서 LVDS 규격으로 변환하고, LVDS 데이터를 RFIC에서 출력된 샘플링 클럭과 동기하여 FMC 커넥터를 통해서 RF 보드에서 출력한다. LNA – 분배기 – BPF – RFIC는 외부 신호로부터 차단시키기 위해서 쉴드캔(shield can)으로 공간적으로 분리하였다. RF 보드의 기능 블록도는 Fig. 2와 같고, RF 보드에서 사용한 주요 부품의 기능과 규격은 Table 3에 나타내었다.

Fig. 2. Functional block diagram of the RF board.

Table 3. Specifications of the main components used in the RF board.

Component	Specification
LNA Splitter BPF RFIC TCXO CLK divider LVDS converter FMC connector	1 GHz ~ 2.5 GHz wideband LNA 1:2 splitter L1/L2/L5/L6/G1/G2/S-Band SAW filter, LC filter 4 Channels, IQ data output 10 MHz clock generator 1:2 clock buffer High-speed differential line driver Interface connector

 

3.2 Digital Board

디지털 보드에 기저대역 신호처리, 인터페이스, 그리고 RF 보드 설정 기능을 구현한다. Fig. 3은 디지털 보드의 기능 블록도를 나타낸다.

Fig. 3. Functional block diagram of the digital board.

디지털 보드 구현을 위해서 20 nm 공정의 고성능 FPGA를 사용하고, 1 GHz 이상의 동작 스피드를 갖는 DSP를 사용한다. FPGA와 DSP를 구동하기 위해서 100 MHz 기준 클럭을 사용한다. 기저대역 신호처리를 위해서 FPGA에서 신호 획득 및 추적을 위한 상관연산, 측정치 생성을 수행하고, DSP에서 신호 추적 유지, 측정치를 이용한 항법연산 등을 수행한다. 이를 위해서 RF 보드 디지털 IF 데이터 출력을 대역별로 FPGA에 연결하고, FPGA의 상관기 관련 레지스터로 DSP가 접근할 수 있도록 FPGA와 DSP를 버스 인터페이스로 연결한다. RF 보드 설정 기능은 FPGA에 구현된 SPI를 이용한다. 외부 인터페이스는 Universal Asynchronous Receiver-Transmitter (UART), Ethernet, 1PPS 입출력, 전원으로 구성된다. UART는 FPGA에 3개의 채널, DSP에 2개의 채널이 할당된다. FPGA UART의 한 채널은 RS422로 구현되고, FPGA UART 나머지와 DSP UART는 모두 USB C-type으로 구현된다. Ethernet은 DSP와 연결되고, 1PPS 입출력은 RS422로 구현된다. 나머지, JTAG, PROM, 플래시는 FPGA 설정용 이미지와 DSP 펌웨어를 기록하는데 사용된다.

FPGA에는 DSP 인터페이스(bus interface), 외부 인터페이스(SPI/SDLC/I2C/UART), RF 인터페이스(RF MUX, MMCM), 시각 동기 신호 생성(1PPS/TIC), GNSS 신호 획득 및 추적 채널(acquistion module, tracking module, co-processor) 등이 구현된다. FPGA 기능 블록도는 Fig. 4와 같다. 각 신호별로 할당된 채널 수 내역은 Table 4와 같고, 컴파일이 완료된 후 FPGA의 각 요소별 소모 리소스는 Fig. 5와 같다.

Fig. 4. Functional block diagram of internal architecture of the FPGA.

Fig. 5. Summary of the FPGA resource consumption report.

Table 4. The number of assigned channels for each signal.

Signal	Number of assigned channels	Remark
GPS L1C/A GPS L2C GPS L5 Galileo E1 Galileo E5a GLONASS L1 GLONASS L2 QZSS L1C/A QZSS L2C SBAS L1C/A L6-band simulated signal S-band simulated signal	16 16 16 16 16 16 16 8 8 8 8 8	Data/Pilot Data/Pilot Data/Pilot Data/Pilot       Data/Pilot
Total	152

 

3.3 Implementation Result

구현된 GNSS 수신기 개발 플랫폼의 RF 보드, 디지털 보드, 그리고 하우징과 조립된 형상은 Fig. 6과 같다. 하우징은 길이 240 mm, 폭 240 mm, 높이 60 mm로 제작되었고, 모두 조립한 상태의 무게는 약 1.5 kg이다. 소모전력은 약 14.0 W이다.

Fig. 6. Detailed image of GNSS development platform: (a) RF board, (b) Digital board and (c) Assembled shape.

4. EXPERIMENT

4.1 Setup

설계 및 제작한 GNSS 수신기 개발 플랫폼의 신호처리 동작 검증을 위해서 야외에 설치한 상용 안테나로 수신한 실신호(L1, L2, L5 대역)와 GNSS 시뮬레이터로 생성한 항법 모의 신호(L6, S 대역)를 사용하여 신호처리를 수행하였다. 실신호를 이용한 신호처리 동작 검증에서는 항법까지 수행하여 계산된 앙각과 도플러 주파수, 그리고 반송파 잡음비(Carrier to Noise Ratio, CNR)을 동작 검증 지표로 사용하였고, 모의 신호를 이용한 신호처리 동작 검증에서는 추정한 도플러 주파수, CNR, 그리고 상관결과를 동작 검증 지표로 사용하였다. 정상 동작 여부를 판별하기 위해 관찰 구간 평균 CNR 기준 안테나 신호는 40 이상, 시뮬레이터 신호는 입력(47 dB-Hz) 대비 추적된 신호 차이 3 dB 이하를 기준으로 설정하였다.

시험 환경 구성요소는 Fig. 7에 나타내었다 (시뮬레이터 형상 사진은 보안상의 이유로 가림 처리하였음). 시험1은 상용 안테나를 이용하여 L1, L2, L5 대역의 위성 신호 처리에 대해 확인하였고, 2023년 6월 19일 오전 9시부터 6월 20일 오후 3시까지 진행하였다. 시험2는 시뮬레이터를 이용해 L6/S 대역의 항법 모의 신호 처리에 대해 확인하였고, 시험에 사용한 L6/S 대역 항법 모의 신호는 Table 5와 같이 임의로 모의 신호 규격을 선정하였다. 시험 연결도는 Fig. 8과 같다.

Fig. 7. Experiment environment: (a) & (b) Antenna location (red dot) and (c) Experiment configuration using multi-GNSS simulator.

Fig. 8. Connection diagram of experiment configuration.

Table 5. Specifications of the simulated signals.

	L6-band simulated signal	S-band simulated signal
RF (MHz) Code family Chip rate (Mcps) Code period (ms) Symbol rate (bps)	1278.75 truncated M-sequence 2.046 5 100	2492.028 truncated M-sequence 1.023 10 50

 

4.2 Experiment 1: L1, L2 and L5 Band

안테나를 이용한 실신호(L1, L2, L5 대역) 처리 시험 수행 결과는 Table 6과 같다. GNSS 수신기 개발 플랫폼이 각 신호 대역별로 CNR 40 dB-Hz 이상으로 신호처리 동작을 정상적으로 수행함을 확인하였다.

Table 6. Result of experiment 1: L1, L2 and L5 band.

GNSS system	Frequency band	Tracked signal	Doppler frequency [Hz]	CNR [dB-Hz]
GPS	L1 L2 L5	L1 C/A L2C L5(I)	-1358.0 -1058.1 -1014.5	47.5 49.0 51.0
Galileo	L1 L5	E1OS(B) E5a(I)	-1412.6 -1054.1	44.4 47.4
GLONASS	L1 L2	L1F L2F	2945.7 2291.0	46.6 47.1
QZSS	L1 L2	L1 C/A L2C	-371.9 -289.8	45.8 45.0
KASS	L1	L1 C/A	230.9	42.1

 

Fig. 9에서 Fig. 13까지 순서대로 GPS, Galileo, GLONASS, QZSS, Korea Augmentation Satellite System (KASS) 신호 대역 처리 결과를 확인할 수 있다. KASS의 경우 정지궤도 위성으로 도플러주파수가 일정한 반면, 나머지의 경우 위성 움직임에 따라 발생하는 도플러 주파수가 각 대역의 중심 주파수에 따라 다르게 나타남을 알 수 있다.

Fig. 9. Experiment result: Tracked Doppler frequency, CNR and elevation of GPS SVID 76 (PRN 23) L1C/A/L2C(CM)/L5(I) signals.

Fig. 10. Experiment result: Tracked Doppler frequency, CNR and elevation of Galileo SVID FM22 (PRN 33) E1OS(B)/E5a(I) signals.

Fig. 11. Experiment result: Tracked Doppler frequency, CNR and elevation of GLONASS SVID R17 (frequency slot 10) L1F/L2F signals.

Fig. 12. Experiment result: Tracked Doppler frequency, CNR and elevation of QZSS SVID 2 (PRN 194) L1C/A/L2C (CM) signals.

Fig. 13. Experiment result: Tracked Doppler frequency and CNR of KASS SVID 1 (PRN 134) L1C/A signal.

4.3 Experiment 2: L6 and S Band

시뮬레이터를 이용한 L6/S 대역 항법 모의 신호 처리 시험 수행 결과는 Table 7과 같다. L6/S 대역별로 도플러 주파수, CNR, 상관값을 관찰했을 때 입력 신호 47 dB-Hz 대비 L6 대역 -0.06 dB, S대역 -2.75 dB로 CNR 차이 3 dB 이내임을 통해 GNSS 수신기 개발 플랫폼이 신호처리 동작을 정상적으로 수행함을 확인하였다. Fig. 14는 L6 대역 항법 모의 신호 처리 결과이고, Fig. 15는 S 대역 항법 모의 신호 처리 결과이다.

Table 7. Result of experiment 2: L6 and S band.

Frequency band	Tracked signal	Doppler frequency [Hz]	CNR [dB-Hz]
L6 S	Simulated L6 Simulated S	636.8 1241.1	46.94 44.25

 

Fig. 14. Experiment result: Tracked Doppler frequency, CNR and correlation value of L6-band simulated signal.

Fig. 15. Experiment result: Tracked Doppler frequency, CNR and correlation value of S-band simulated signal.

5. CONCLUSIONS

본 논문에서는 다중대역 통합 신호처리 가능한 FPGA 기반의 GNSS 수신기 개발 플랫폼을 설계 및 구현하였다. 신규 항법신호에 대해 유연하게 대응할 수 있도록 RF 보드의 수신 대역 및 필터를 튜닝할 수 있는 구조로 설계하였고, 여러가지 기저대역 신호처리 기법을 구현할 수 있도록 FPGA와 DSP로 구성된 디지털보드를 설계하였다. 설계 및 구현한 GNSS 수신기 개발 플랫폼의 동작확인을 위해서 GPS, Galileo, QZSS, KASS 신호의 L1, L2, L5 대역, 시뮬레이터의 L6, S 대역 신호에 대해서 개발 플랫폼의 동작을 검증하였다. 특히 L6와 S 대역 신호는 시뮬레이터를 이용해 임의로 선정한 규격에 따라 생성한 신호를 개발 플랫폼에 연결하여 시험하였고, 그 결과 L/S 대역 신호에 대해서 모두 정상적으로 신호 처리하는 것을 확인하였다.

추후에는 기존 GNSS 신호 중 GPS L1C, Galileo E6, BeiDou 시스템 신호 처리를 추가하여 검증할 계획이다. 또한 소프트웨어 수신기에서 개발된 신호 획득, 신호 추적, 측정치 생성, 메시지 복조, 항법 등 신호 처리 알고리즘을 실제로 탑재하여 성능 비교 및 분석하고 최적화를 진행할 것이다.

AUTHOR CONTRIBUTIONS

Conceptualization, Hung Seok Seo; Hardware design and implementation, Jinseok Kim, Byeong Gyun Kim and Sunyong Lee; Experiment execution and data analysis, Jinseok Kim and Sunyong Lee; Writing, review and editing, Jinseok Kim, Sunyong Lee, Hung Seok Seo, Byeong Gyun Kim and Jongsun Ahn.; Project administration, Hung Seok Seo.

CONFLICTS OF INTEREST

The authors declare no conflict of interest.