


# 이종접합 Gate 구조를 갖는 수평형 NiO/Ga<sub>2</sub>O<sub>3</sub> FET의 전기적 특성 연구

이건희<sup>1</sup>, 문수영<sup>1</sup>, 이형진<sup>1</sup>, 신명철<sup>1</sup>, 김예진<sup>1</sup>, 전가연<sup>1</sup>,  
오종민<sup>1</sup>, 신원호<sup>1</sup>, 김민경<sup>1</sup>, 박철환<sup>2</sup>, 구상모<sup>1</sup> 

<sup>1</sup> 광운대학교 전자재료공학과

<sup>2</sup> 광운대학교 화학공학과

## Electrical Characterization of Lateral NiO/Ga<sub>2</sub>O<sub>3</sub> FETs with Heterojunction Gate Structure

Geon-Hee Lee<sup>1</sup>, Soo-Young Moon<sup>1</sup>, Hyung-Jin Lee<sup>1</sup>, Myeong-Cheol Shin<sup>1</sup>, Ye-Jin Kim<sup>1</sup>, Ga-Yeon Jeon<sup>1</sup>,  
Jong-Min Oh<sup>1</sup>, Weon-Ho Shin<sup>1</sup>, Min-Kyung Kim<sup>1</sup>, Cheol-Hwan Park<sup>2</sup>, and Sang-Mo Koo<sup>1</sup>

<sup>1</sup> Department of Electric Materials Engineering, Kwangwoon University, Seoul 01897, Korea

<sup>2</sup> Department of Chemical Engineering, Kwangwoon University, Seoul 01897, Korea

(Received May 4, 2023; Accepted May 30, 2023)

**Abstract:** Gallium Oxide (Ga<sub>2</sub>O<sub>3</sub>) is preferred as a material for next generation power semiconductors. The Ga<sub>2</sub>O<sub>3</sub> should solve the disadvantages of low thermal resistance characteristics and difficulty in forming an inversion layer through p-type ion implantation. However, Ga<sub>2</sub>O<sub>3</sub> is difficult to inject p-type ions, so it is being studied in a heterojunction structure using p-type oxides, such as NiO, SnO, and Cu<sub>2</sub>O. Research the lateral-type FET structure of NiO/Ga<sub>2</sub>O<sub>3</sub> heterojunction under the Gate contact using the Sentaurus TCAD simulation. At this time, the V<sub>G</sub>-I<sub>D</sub> and V<sub>D</sub>-I<sub>D</sub> curves were identified by the thickness of the Epi-region (channel) and the doping concentration of NiO of  $1 \times 10^{17}$  to  $1 \times 10^{19}$  cm<sup>-3</sup>. The increase in Epi region thickness has a lower threshold voltage from -4.4 V to -9.3 V at I<sub>D</sub> =  $1 \times 10^{-8}$  mA/mm, as current does not flow only when the depletion of the PN junction extends to the Epi/Sub interface. As an increase of NiO doping concentration, increases the depletion area in Ga<sub>2</sub>O<sub>3</sub> region and a high electric field distribution on PN junction, and thus the breakdown voltage increases from 512 V to 636 V at I<sub>D</sub>= $1 \times 10^{-3}$  A/mm.

**Keywords:** UWBG, Ga<sub>2</sub>O<sub>3</sub>, Lateral, FET, P-type Nickel oxide, Heterojunction

전력반도체는 가정, 전기자동차, 에너지, 항공, 우주 등 다양한 분야에 적용되어 낮은 저항과 높은 효율을 목표로 발전되며 wide bandgap (WBG)인 silicon carbide (SiC), gallium nitride (GaN)과 같은 화합물 반도체가 주목받고

있다. 특히 SiC는 Si 대비 높은 밴드갭(E<sub>g</sub> 3.2 eV), 열특성 (thermal conductivity, 350 W/mk), 그리고 10배 높은 절연전계전압(E<sub>c</sub> 3.1 MV/cm)을 가지고 있어 동일한 항복 전압을 기준으로 10배 작은 크기의 소자를 구현함으로써 낮은 저항을 얻을 수 있는 장점이 있다 [1,2]. SiC 기반 전력반도체는 Tesla사가 전기자동차에 최초로 적용함으로써 전기자동차용 SiC 전력반도체 시장의 급격한 성장을 이뤘지만 아직까지 SiC 내에 존재하는 결함에 의한 전기적 특성 저하에 대한 개선 연구가 필요하며 차세대 화합물 전

✉ Sang-Mo Koo; [smkoo@kw.ac.kr](mailto:smkoo@kw.ac.kr)

Copyright ©2023 KIEEME. All rights reserved.

This is an Open-Access article distributed under the terms of the Creative Commons Attribution Non-Commercial License (<http://creativecommons.org/licenses/by-nc/3.0>) which permits unrestricted non-commercial use, distribution, and reproduction in any medium, provided the original work is properly cited.

력반도체에 대한 연구가 시급한 상황이다 [3-8].

차세대 화합물 전력반도체 물질 후보로 gallium oxide ( $\text{Ga}_2\text{O}_3$ )가 있다.  $\text{Ga}_2\text{O}_3$ 는 고에너지갭( $E_g \sim 4.9$  eV), 높은 절연전계전압( $E_c$  6~8 MV/cm)의 장점을 가지고 있지만 낮은 전자이동도( $\mu_n \sim 300$   $\text{cm}^2/\text{Vs}$ )와 열특성(0.27 W/cmK), 그리고 p-type inversion 영역 형성되지 않는 단점이 있다. 낮은 전자이동도는 높은 저항을 유발할 수 있지만 높은 항복전압에 의한 Baliga's Figure of Merit (BFOM)은 SiC 340 대비  $\text{Ga}_2\text{O}_3$  3444로 매우 우수한 성능지수를 가진다 [9-13].  $\text{Ga}_2\text{O}_3$ 는 Schottky 특성을 이용한 SBD, MESFET 등의 연구가 진행되고 있으며 p-type 도핑 문제 해결이 시급하다. 때문에 p-type 산화물 계열(NiO, SnO,  $\text{Cu}_2\text{O}$  등) 물질을 이용한 PN 이종접합 연구를 통한 enhancement-mode (E-mode) FET의 연구가 진행되고 있는 추세이다 [14,15]. NiO/ $\text{Ga}_2\text{O}_3$  이종 접합에 의한 전기적 특성을 분석하여 E-mode의  $\text{Ga}_2\text{O}_3$  FET을 설계하는 데 초석을 마련해야 할 필요가 있다. 현재 산화갈륨 기반 전력반도체는 normally-on 소자가 대부분이다. Normally-off는 gate에 어떠한 힘이 가해지지 않은 상태에서 소자가 off되어 있는 것을 뜻하며 normally-on 소자의 경우 turn-off를 유지하기 위해 gate driver가 항상 음(-)의 바이어스를 인가해야 한다. 이것은 지속적인 voltage를 가해주는 것을 의미하며 전체적으로 시스템에서 전력을 소모하는 것으로 normally-off 소자의 적용은 전력효율 면에서 필수적이다 [16,17].

본 연구는 TCAD 시뮬레이션을 통한 NiO/ $\text{Ga}_2\text{O}_3$ 의 이종접합 FET 구조의 설계와 구조적 파라미터 변경을 통한 전기적 특성 연구를 하고자 한다. 그림 1은 NiO/ $\text{Ga}_2\text{O}_3$ 의 수평형 FET 구조의 단면도를 보여주며, gate 하단의 p-type의 NiO가 증착된 형태의 이종접합 구조이다. 우선, Epi (channel) thickness 100, 300 nm의 전기적 특성 분석을 진행하였다. 수평형 구조는 Epi 영역이 곧 채널이므로 두꺼운 채널을 off하기 위해 gate에 음의 바이어스를 인가하여 PN depletion 영역의 확장을 통해 threshold voltage ( $V_{th}$ )를 조절할 수 있으며 두꺼운 채널로 인해 높은 current가 흐를 수 있다. 이후 NiO의 doping concentration을  $1 \times 10^{17} \sim 1 \times 10^{19} \text{cm}^{-3}$ 을 시뮬레이션 한다. NiO doping concentration의 증가에 따른 electric field distribution이 증가하고 이로 인해 항복전압이 증가하게 된다. 또한 NiO doping concentration의 증가로 gate에 작은 음의 바이어스를 인가해도 depletion 영역이 확장되기 때문에 channel을 off시킬 수 있다.  $\text{Ga}_2\text{O}_3$ 와 NiO의 bandgap은 각각 4.9, 4.0 eV이며, affinity는 각각 3.7, 1.8 eV가 적용되었다 [18,19].  $\text{Ga}_2\text{O}_3$




Fig. 1. Heterojunction FET structure of NiO/ $\text{Ga}_2\text{O}_3$ .



Fig. 2. NiO/ $\text{Ga}_2\text{O}_3$  heterojunction FET with epi thicknesses of (a) 100 nm and (b) 300 nm.






Fig. 3.  $V_G$ - $I_D$  curves for NiO/ $\text{Ga}_2\text{O}_3$  heterojunction FETs with different epi thicknesses.

의 보고된 electron mobility는 약  $\sim 300$   $\text{cm}^2/\text{Vs}$ , NiO의 hole mobility는 약  $0.27 \sim 0.9$   $\text{cm}^2/\text{Vs}$ 이며, 시뮬레이션에 사용된  $\text{Ga}_2\text{O}_3$ 와 NiO의 mobility는 각각 100,  $0.5$   $\text{cm}^2/\text{Vs}$ 이다 [20].

그림 2와 3은 epi thickness 100, 300 nm에 따른  $V_G$ - $I_D$  curve를 보여준다. 수평형 구조 FET은 Epi 영역이 채널의 역할을 한다. Epi thickness가 두꺼울수록 source에서 drain으로 이동하는 채널이 두껍기 때문에 이동하는 carrier의 총량이 많아지고 전류밀도가 증가하게 된다. 이 채널을 off시키기 위해 gate 영역 아래 생성되는 depletion을 epi/sub 경계까지 확장하여 current의 이동을 억제해야 한다. Epi thickness가 두꺼울수록 depletion



**Fig. 4.** Reverse  $I_D$ - $V_D$  characteristics of NiO/Ga<sub>2</sub>O<sub>3</sub> heterojunction FETs with different NiO doping concentrations.




**Fig. 5.**  $I_D$ - $V_G$  characteristics of NiO/Ga<sub>2</sub>O<sub>3</sub> heterojunction FETs with different NiO doping concentrations.

이 더 넓게 필요하므로 gate voltage는 측정범위  $I_D = 1 \times 10^{-8}$  mA/mm에서 -4.4 V와 -9.3 V를 나타낸다. 또한 gate voltage 0 V에서 current는 각각 1.3, 8.8 mA/mm로 Epi thickness 300 nm의 current가 더 높은 것을 알 수 있다.

그림 4는  $V_D$  800 V일 때, NiO doping concentration (a)  $1 \times 10^{17}$  cm<sup>-3</sup>, (b)  $5 \times 10^{17}$  cm<sup>-3</sup>, (c)  $1 \times 10^{18}$  cm<sup>-3</sup>, (d)  $5 \times 10^{18}$  cm<sup>-3</sup>, 그리고 (e)  $1 \times 10^{19}$  cm<sup>-3</sup>이 적용된 FET 구조의  $I_D$ - $V_D$  curve를 보여준다. NiO doping concentration의 증가에 따라  $I_D = 1 \times 10^{-3}$  A/mm일 때  $V_D$ 는 511, 563, 592, 623, 638 V로 증가한다. Drain에 인가된 서로 다른 voltage 때문에 gate와 drain에 집중되는 전계는 증가하게 되며, 시뮬레이션에 사용된 구조는 Ga<sub>2</sub>O<sub>3</sub>의 이론적 최대 전계 8 MV/cm 대비 5.8 MV/cm를 달성하였다. 또한 NiO doping concentration의 증가로 인해 Ga<sub>2</sub>O<sub>3</sub> epi (channel) 영역으로 depletion 영역이 확장하게 된다. 이것은 역방향 또는 순방향 바이어스 인가 시 NiO doping concentration 증가에 의한 누설전류 (leakage current)를 감소할 수 있으며 이상적인 I-V curve를 얻을 수 있다.

그림 5는 NiO doping concentration에 따른  $I_D$ - $V_G$  특성을 보여주며, doping concentration 증가 시 측정범위  $I_D = 1 \times 10^{-8}$  mA/mm일 때,  $V_{th}$ 는 각각 -9.3, -8.2, -7.9, -7.6, -7.5 V로 점차 양의 값으로 증가하는 것을 확인할 수 있다. 시뮬레이션에 사용된 본 구조는 gate/p-NiO/Ga<sub>2</sub>O<sub>3</sub>의 metal-semiconductor 접합이 되어 있는 형태로 전류가 상시 흐르는 normally-on 구조이다. Gate에 음(-)의 바이어스를 인가하면 NiO/Ga<sub>2</sub>O<sub>3</sub> 계면에 hole-carrier가 집중되고 반대로 electron-carrier는 밀려나게 되며 gate 아래 depletion 영역이 확장되어 channel이 off된다. NiO




**Fig. 6.**  $I_D$ - $V_D$  characteristics of NiO/Ga<sub>2</sub>O<sub>3</sub> heterojunction FETs with different NiO doping concentrations.

doping concentration이 증가함에 따라 hole carrier가 증가하고 gate에 더 적은 voltage를 인가해도 carrier의 확장이 빠르기 때문에 작은 gate voltage에 의해 소자가 off될 수 있다.

그림 6은  $V_{GS}$  0 V일 때 NiO doping concentration에 따른 output 특성을 보여준다. NiO doping concentration  $1 \times 10^{17}$ 과  $1 \times 10^{19}$  cm<sup>-3</sup>의  $R_{on}$ 은 3.82, 4.93 M $\Omega \cdot \mu$ m이다. 단위면적당 저항( $R_{on,sp}$ )의 계산식은 채널의 길이를 고려하여  $R_{on} \times (L_{GS} + L_G + L_{GD})$ 의 수식을 이용할 수 있고 각각 0.47, 0.61  $\Omega \cdot cm^2$ 이다.

본 연구는 수평형 구조의 Ga<sub>2</sub>O<sub>3</sub> FET 구조의 Epi 영역의 두께와 NiO doping concentration에 의한 전기적 특성 변화를 관찰하였다. 그림 7에서 보이는 것과 같이 Epi는 채널과 동일하며 두께 증가 시, 채널 off를 위해 넓은 depletion 영역을 필요로 하여 높은 음(-)의 바이어스가 gate에 인가되어야 하지만 전류밀도는 증가할 수 있다. 또



**Fig. 7.** Electrical properties of NiO/Ga<sub>2</sub>O<sub>3</sub> heterojunction FETs with different NiO doping concentrations.

한 NiO doping concentration 증가에 따라 항복전압의 증가 및  $V_{th}$ 가 증가하는 것을 확인할 수 있으며 이를 토대로 수평형 소자의 경우 Epi의 두께가 얇고 P-type 반도체의 doping concentration이 높을수록 normally-off 소자제작이 가능할 것으로 사료된다.

## ORCID

Sang-Mo Koo

<https://orcid.org/0000-0002-9827-9219>

## 감사의 글

This work was supported by the Technology Innovation Program Development of next-generation power semiconductor based on Si-on-SiC structure (RS-2022-00154720), 1.2 kV low-loss gallium oxide transistor (RS-2022-00144027) funded By the Ministry of Trade, Industry & Energy (MOTIE, Korea), and the present research has been conducted by the excellent researcher support project of Kwangwoon University in 2022.

## REFERENCES

- [1] B. J. Baliga, *Fundamentals of Power Semiconductor Devices* (Springer Science & Business Media, 2010), p. 23.
- [2] T. Kimoto and J. A. Cooper, *Fundamentals of Silicon Carbide Technology: Growth, Characterization, Devices and Applications* (John Wiley & Sons, USA, 2014), p. 1.
- [3] A. Khaligh and M. D'Antonio, *IEEE Trans. Veh. Technol.*, **68**, 3306 (2019). [DOI: <https://doi.org/10.1109/TVT.2019.2897050>]
- [4] J. Lutz, H. Schlangenotto, U. Scheuermann, and R. De Doncker, *Semiconductor Power Devices: Physics, Characteristics, Reliability* (Springer Berlin, Heidelberg, 2011), p. 401. [DOI: <https://doi.org/10.1007/978-3-642-11125-9>]
- [5] B. J. Baliga, *Wide Bandgap Semiconductor Power Devices: Materials, Physics, Design, and Applications* (Woodhead Publishing, United Kingdom, 2019) p. 32. [DOI: <https://doi.org/10.1016/C2016-0-04021-4>]
- [6] D. W. Byun, M. C. Shin, J. H. Moon, W. Bahng, W. H. Shin, J. M. Oh, C. Park, and S. M. Koo, *J. Korean Inst. Electr. Electron. Mater. Eng.*, **34**, 214 (2021). [DOI: <https://doi.org/10.4313/JKEM.2021.34.3.214>]
- [7] G. H. Lee, D. W. Byun, M. C. Shin, and S. M. Koo, *Inst. Korean Electr. Electron. Eng.*, **26**, 50 (2022). [DOI: <https://doi.org/10.7471/ikeee.2022.26.1.50>]
- [8] M. C. Shin, D. W. Byun, G. H. Lee, H. K. Shin, N. S. Lee, S. J. Kim, and S. M. Koo, *J. Semiconductor & Display Technology*, **21**, 123 (2022).
- [9] M. Higashiwaki, K. Sasaki, H. Murakami, Y. Kumagai, A. Koukitu, A. Kuramata, T. Masui, and S. Yamakoshi, *Semicond. Sci. Technol.*, **31**, 034001 (2016). [DOI: <https://doi.org/10.1088/0268-1242/31/3/034001>]
- [10] G. Korotcenkov, *Gallium Oxide: Technology, Devices and Applications* (Elsevier, Kingdom of the Netherlands, 2018) p. 287.
- [11] B. K. Mahajan, T. P. Chen, J. Noh, P. D. Ye, and M. A. Alam, *Appl. Phys. Lett.*, **115**, 173508 (2019). [DOI: <https://doi.org/10.1063/1.5116828>]
- [12] M. Higashiwaki and S. Fujita, *Gallium Oxide: Materials Properties, Crystal Growth, and Devices* (Springer Nature, 2020) p. 1.
- [13] M. Y. Kim, H. S. Seo, J. W. Seo, S. W. Jung, H. J. Lee, D. W. Byun, M. C. Shin, M. A. Schweitz, and S. M. Koo, *J. Korean Inst. Electr. Electron. Mater. Eng.*, **35**, 86 (2022). [DOI: <https://doi.org/10.4313/JKEM.2022.35.1.13>]
- [14] S. J. Pearton, J. Yang, P. H. Cary IV, F. Ren, J. Kim, M. J. Tadjer, and M. A. Mastro, *Appl. Phys. Rev.*, **5**, 011301 (2018). [DOI: <https://doi.org/10.1063/1.5006941>]
- [15] J. Shi, J. Zhang, L. Yang, M. Qu, D. C. Qi, and K.H.L. Zhang, *Adv. Mater.*, **33**, 2006230 (2021). [DOI: <https://doi.org/10.1002/adma.202006230>]
- [16] K. J. Chen and C. Zhou, *Phys. Status Solidi A*, **208**, 434 (2011).

- [DOI: <https://doi.org/10.1002/pssa.201000631>]
- [17] H. Zhang, L. Yuan, X. Tang, J. Hu, J. Sun, Y. Zhang, Y. Zhang, and R. Jia, *IEEE Trans. Power Electron.*, **35**, 5157 (2020). [DOI: <https://doi.org/10.1109/TPELs.2019.2946367>]
- [18] N. Ma, N. Tanen, A. Verma, Z. Guo, T. Luo, H. Xing, and D. Jena, *Appl. Phys. Lett.*, **109**, 212101 (2016). [DOI: <https://doi.org/10.1063/1.4968550>]
- [19] E. Gagaoudakis, G. Michail, D. Katerinopoulou, K. Moschovis, E. Iliopoulos, G. Kiriakidis, V. Binas, and E. Aperathitis, *Mater. Sci. Semicond. Process.*, **109**, 104922 (2020). [DOI: <https://doi.org/10.1016/j.mssp.2020.104922>]
- [20] H. Zhou, S. Zeng, J. Zhang, Z. Liu, Q. Feng, S. Xu, J. Zhang, and Y. Hao, *Crystals*, **11**, 1186 (2021). [DOI: <https://doi.org/10.3390/cryst11101186>]