# 3층으로 적층된 ZnO 바리스터의 열분포 해석

## 장경욱匝

가천대학교 전기공학과

### Thermal Distribution Analysis of Triple-Stacked ZnO Varistor

Kyung-Uk Jang

Department of Electrical Engineering, Gachon University, Seongnam 13120, Korea

(Received April 25, 2023; Revised May 1, 2023; Accepted May 2, 2023)

**Abstract:** Recently, as power and electronic devices have increased in frequency and capacity, it has become a major concern to protect electronic circuits and electronic components used in these devices from abnormal voltages such as various surges and pulse noise. To respond to variously rated voltages applied to power electronic devices, the rated voltages of various varistors can be obtained by controlling the size of internal particles of the varistor or controlling the number of layers of the varistor. During bonding, the problem of unbalanced thermal runaway occurring between the electrode and the varistor interface causes degradation of the varistor and shortens its life of the varistor. In this study, to solve the problem of unbalanced heat distribution of stacked varistors to adjust the operating voltage, the contents of the ZnO-based varistor composition were 96 wt% ZnO, 1 mol% Sb<sub>2</sub>O<sub>3</sub>, 1 mol% Bi<sub>2</sub>O<sub>3</sub>, 0.5 mol% CoO, 0.5 mol% MnO, and 1 mol% TiO<sub>2</sub>. A multi-layered ZnO varistor was modeled by bonding a single varistor with a composition in three layers according to the operating voltage. The thermal distribution of the triple-layered ZnO varistor was analyzed for the thermal runaway phenomenon that occurred during varistor operation using the finite element method according to Comsol 5.2.

Keywords: Triple-stacked ZnO varistor, Multilayer ZnO varistor, Comsol 5.2, FEM

#### 1. 서 론

최근, 전력 및 전자기기는 고주파수화 및 대용량화 함에 따라서 이들 기기에 사용되는 전자회로 및 전자부품 등을 여러 서지(surge) 및 펄스성 노이즈 등의 이상전압으로부 터 보호하는 것이 주요 관심이 되고 있다. 이러한 서지는 부 하 서지(load dump surge), 점화 서지(ignition surge), 뇌 서지(lightning surge) 및 스위칭 서지(switching surge)

⊠ Kyung-Uk Jang; kujang@gachon.ac.kr

Copyright ©2023 KIEEME. All rights reserved.

등이 있다. 이러한 서지에 대해서 회로 및 부품의 보호와 동 작 안정성을 확보하면서 노이즈 규제에 효과적으로 대응 가 능한 방법으로 바리스터(varistor)가 주로 연구되고 있다. 이러한 바리스터는 일반적으로 그 구조가 단지 고형의 조 성물과 전극만으로 구성됨으로써 매우 단순하여 이를 이루 는 조성물의 특성에 따라 전적으로 그 성능이 좌우되므로, 우수한 특성을 갖는 바리스터 조성물을 개발하는 것은 주 요 관심사이다 [1].

현재까지 개발된 바리스터 조성물로는 ZnO계, SnO<sub>2</sub>계, SiC계 및 SrTiO<sub>3</sub>계 바리스터 조성물 등이 있으나, 이 중에 서 ZnO계 바리스터가 전압의 비선형성이 뛰어나고 정전기 (ESD)와 각종 서지로부터 기기를 보호하는 능력이 우수하 여 정전기 대책 및 서지 방어용으로 많이 사용되는 Bi-ZnO

This is an Open-Access article distributed under the terms of the Creative Commons Attribution Non-Commercial License (http://creativecommons.org/licenses/by-nc/3.0) which permits unrestricted non-commercial use, distribution, and reproduction in any medium, provided the original work is properly cited.

계 조성, Pr-ZnO계 조성 등이 현재 활용되고 있다 [2].

특히, Bi-ZnO계 바리스터 조성물은 일반적으로 Bi<sub>2</sub>O<sub>3</sub>, Sb<sub>2</sub>O<sub>3</sub>, Mn, Co, Ni, Cr, 글라스 프릿(glass frit), Al, K 등 의 성분을 기본조성으로 하고 있다 [3].

또한, 전력 전자기기에 적용되는 다양한 정격전압에 대 응하기 위해서는 바리스터의 내부 입자의 크기를 제어하거 나, 바리스터의 적층 수를 제어하는 방법을 활용하여 다양 한 바리스터의 정격전압을 얻을 수 있다 [4].

접합 시 전극과 바리스터 계면 사이에서 발생하는 불균 형적인 열폭주의 문제가 바리스터 열화의 원인이 되어 바 리스터의 수명을 단축하게 된다. 특히, ZnO 바리스터는 반 도체 소자이므로 바리스터 동작 시 내부의 열분포가 바리 스터의 성능과 열화에 중요한 요소로 인식되고 있는 것은 주지의 사실이다 [5,6].

본 연구에서는 이러한 적층 시 불균형적인 열화 문제를 해결하기 위해서 ZnO계 바리스터 조성물 성분의 함량은 96 wt% ZnO, 1 mol% Sb<sub>2</sub>O<sub>3</sub>, 1 mol% Bi<sub>2</sub>O<sub>3</sub>, 0.5 mol% CoO, 0.5 mol% MnO, 1 mol% TiO<sub>2</sub>의 조성으로 하고, 제작된 단 품의 바리스터를 사용전압에 맞게 동작전압을 조정하기 위 하여 3층으로 접합하여 적층형 ZnO 바리스터를 모델링하 였다. 3중으로 적층된 ZnO 바리스터에 대해서 Comsol 5.2 에 의한 유한요소법을 이용하여 바리스터 동작 시 발생되 는 열폭주 현상에 대해서 열분포를 해석하였다.

#### 2. 실험 방법

#### 2.1 ZnO 계 바리스터의 모델링

그림 1은 제작된 ZnO 바리스터의 일반 공정을 보여주고 있다. 그림에서 ZnO계 바리스터 조성물 성분의 함량은 96 wt% ZnO, 1 mol% Sb<sub>2</sub>O<sub>3</sub>, 1 mol% Bi<sub>2</sub>O<sub>3</sub>, 0.5 mol% CoO, 0.5 mol% MnO, 1 mol% TiO<sub>2</sub>의 조성으로 하였다. 그림 1 의 제작 공정으로 제작된 단품의 ZnO 바리스터는 3층으로 그림 2와 같이 적층하였다. 그림 3에는 3층으로 적층된 ZnO 바리스터와 전극의 형상과 크기를 보이고 있으며, 동 작전압을 조정하기 위하여 제작된 단품의 바리스터를 사용 전압에 맞게 3층으로 접합하여 적층형 ZnO 바리스터를 모 델링하였다. 그림 3에서 보이는 바와 같이 바리스터의 형상 및 크기는 직경 10 mm, 두께 1 mm, 내부전극의 두께는 0.2 mm이었고, 상부 및 하부 전극의 두께는 각각 0.1 mm 로 하였다. 이와 같이 3층으로 적층된 ZnO 바리스터에 대 해서 Comsol 5.2에 의한 유한요소법을 이용하여 바리스터 동작 시 발생되는 열폭주 현상을 분석하기 위하여 열분포 해석을 진행하였다.



Fig. 1. Fabrication process of ZnO varistor.



Fig. 2. Structure of ZnO varistor.



Fig. 3. Modeling size of ZnO Varistors for comsol analysis.

Properties	Unit	Value
Heat Capacity	J∕(kg⋅K)	385
Density	$kg/m^3$	8,960
Thermal conductivity	W/(m⋅K)	400
Relative permeability	1	1
Electrical conductivity	S/m	$5.998 \times 10^{-7}$
Coefficient of thermal expansion	1/K	$17 \times 10^{-6}$
Relative permittivity	1	1
Young's number	Pa	$110 \times 10^{9}$
Poisson's ratio	1	0.35
Standard resistance	$\Omega \cdot m$	$1.72 \times 10^{-8}$
Temperature coefficient of resistivity	1/K	0.0039

Table 1. Physics constant of Ag electrode.

Reference temperature

Properties	Unit	Value
Heat Capacity	J∕(kg⋅K)	900
Density	$kg/m^3$	3,900
Thermal conductivity	W/(m·K)	27
Coefficient of thermal expansion	1/K	$8 \times 10^{-6}$
Young's number	Pa	$300 \times 10^{9}$
Poisson's ratio	1	0.222

Κ

298

표 1에는 사용된 은 전극의 물성 값을 보이고 있으며, 표 2에는 ZnO 바리스터의 물성 값을 보이고 있다. 표 1에서 보 이는 바와 같이 은의 열전도도는 400 W/(m·K)이었고, ZnO 바리스터의 열전도도는 27 W/(m·K)으로 은의 열전 도도가 바리스터의 열전도도에 비해서 약 14배에 달하는 것 을 알 수 있다. 이러한 열전도도의 차이는 전극과 ZnO 바리 스터 사이에 열 축적 용량의 차이를 야기시켜 전극과 바리 스터의 박리작용을 가속시키는 요인으로 작용하여 바리스 터의 수명을 단축시킬 것으로 판단된다.

#### 2.2 ZnO 바리스터의 발생열

일반적으로 바리스터는 전류-전압특성으로부터 정의되 는 다음 식으로부터 바리스터의 특성인 비선형 지수를 정 의할 수 있다. 일반적으로 비선형 상수 α는 100 부근의 값 을 갖는다.

$$\mathbf{I} = \mathbf{k} V^{\alpha} \tag{1}$$

바리스터의 전압-전류 특성 곡선에서 바리스터가 동작
 할 때 100 Å 두께의 입계층에서 전계는 10<sup>7</sup>~10<sup>8</sup> V/cm 정
 도이고, 이때의 바리스터의 순간 온도는 600 K 이상까지 이
 른다고 알려져 있으며, 본 실험에서 모델링된 적층형 바리
 스터가 3층이기 때문에 최고 축적온도가 그 이상에서 형성
 될 것으로 판단된다.

특히, 바리스터가 동작할 때의 물성은 다음 식 (2) 파울러 노드하임의 전도 전류식으로 정의되며, 이때 인가되는 전 계는 10<sup>7</sup>~10<sup>8</sup> V/cm이고, 이 전계에 의해서 발생되는 전도 열은 식 (3)으로 정의되는 주울열을 발생한다.

$$J_{FN} = \frac{q^2 E^2}{8\pi h \phi_{FN}} \exp\left(-\frac{4k\phi_{FN}}{3qE}\right)$$
(2)  
$$\therefore k^2 = \frac{8\pi^2 m}{h^2}$$
$$H = 0.24i^2 Rt \ [cal]$$
(3)

여기서, H는 발열량, i는 전류 R과 t는 바리스터의 저항 과 작동시간을 각각 나타내며,  $J_{FN}$ 는 ZnO 바리스터에 흐르 는 전류밀도, q는 전자의 전하량, m은 전자의 질량, E는 전 계강도, h는 프랑크상수이고,  $\phi_{FN}$ 는 ZnO 바리스터가 동작 시 턴넬링 장벽의 두께(10 Å)에 해당한다.

#### 2.3 적층된 ZnO 바리스터의 열분포 해석

3중으로 적층된 ZnO 바리스터가 동작할 때 발생되는 열 이 어떻게 분포되는지를 아는 것은 적층 ZnO 바리스터를 설계하는 데 귀중한 자료가 된다. 본 해석에서는 그림 3과 같이 모델링된 ZnO 바리스터에 대해서 Comsol 5.2 프로 그램을 통하여 다음의 지배방정식을 이용하여 해석으로 진 행하였다.

$$e_{a}\frac{\partial^{2}u}{\partial t^{2}} + d_{a}\frac{\partial u}{\partial t} + \nabla \cdot (-c\nabla u - \alpha u + \gamma) + \beta \cdot \nabla u + au = f$$
$$\because \nabla = \left[\frac{\partial}{\partial r}, \frac{\partial}{\partial z}\right] \tag{4}$$

여기서 u는 원통 좌표계에서 독립변수 r, θ, z 및 t의 종 속함수, c는 확산계수이고, a는 열흡수 계수, f는 외부 입 력온도, e<sub>a</sub>는 물질특성계수, d<sub>a</sub>는 감쇄특성계수, α는 물질 의 보존 열대류계수, β는 물질의 열대류계수, γ는 물질의 보존열특성 계수를 나타낸다. 경계 조건은 Dirichlet를 사 용하여 해석하였다 [7].

#### 3. 실험 결과 및 검토

최적의 적층형 ZnO 바리스터 구조를 설계하기 위하여 유 한요소 해석에 의한 바리스터 동작 시 발생되는 열폭주 현 상에 대해서 Comsol 5.2 해석 프로그램을 이용하여 제시 된 ZnO 바리스터의 구조에 대해서 식 (4)의 지배 방정식을 이용하여 열전달 특성을 해석하였다.

그림 4는 열분포해석을 하기 위해서 도입한 유한요소법 으로 진행한 메쉬 해석을 보이고 있으며, 그림 5는 3층으로 적층된 ZnO 바리스터에서 발생된 열의 분포도를 보이고 있 으며, 발생된 온도는 전극 중심 부근에서 최고 650 K까지 이르는 것을 확인할 수 있었다. 이러한 결과는 이전에 단일 ZnO 바리스터에서 발생된 최고 온도 570 K보다 높다는 것 을 알 수 있다 [6].



Fig. 4. Mesh analysis of ZnO varistor.



Fig. 5. Thermal distribution of ZnO varistor.

그림 6은 하부 전극으로부터 상부 전극까지 열분포도를 보이고 있으며, 하부 전극과 상부 전극 사이에서의 열분포 는 대칭을 이루는 것을 확인할 수 있으며, 하부와 상부 전극 중심 양쪽 전극에서의 온도는 652 K로서 가장 높고, 중심 부에 위치한 ZnO 바리스터의 온도는 643 K가 된다는 것을 알 수 있다. 이는 적층 ZnO 바리스터의 전극 설계 시 상부 및 하부 전극의 기계적 및 열적 강도를 강화할 필요가 있다 는 것을 시사하고 있다.





**Fig. 6.** Thermal distribution at bottom electrode of varistor cross section, (a) bottom electrode, (b) first layer, (c) second layer, (d) third layer, and (e) top electrode.

그림 7은 전극과 ZnO 바리스터 접합층의 계면에서 열분 포를 보이고 있으며, 바리스터 내부보다 상대적으로 계면 에서의 열분포 변동폭이 크다는 것을 확인할 수 있었다.

이는 적층형 ZnO 바리스터를 장시간 사용하게 되면 적 층 계면에서 열화가 진행된다는 것을 예상할 수 있으며, 적 측형 ZnO 바리스터 설계 시 전극과 ZnO 바리스터의 계면 사이의 접합을 견고하게 해야 열의 변동 진폭을 줄일 수 있 는 것으로 판단된다.

그림 8은 3층으로 적층된 ZnO 바리스터의 증심 단면에 대해서 열해석한 결과를 보이고 있으며, 그림에서 알 수 있 는 바와 같이 상부 및 하부 양전극에서의 온도가 적층 중심 보다 온도가 10 K 정도 높다는 것을 확인할 수 있었다. 이 러한 결과로부터 상부와 하부 전극의 접합 강도를 내부 전 극의 접합 강도보다 상대적으로 강한 구조가 되어야 할 것 으로 판단된다.



**Fig. 7.** Thermal distribution at interface of varistor, (a) first interface, (b) second interface, and (c) third interface.



Fig. 8. Thermal distribution at center of varistor.

#### 4. 결 론

본 해석에서 제작된 ZnO 바리스터는 조성이 다음과 같 이 96 mol% ZnO, 1 mol% Bi<sub>2</sub>O<sub>3</sub>, 1 mol% Sb<sub>2</sub>O<sub>3</sub>, 0.5 mol% CoO, 0.5 mol% MnO<sub>2</sub>, 1 mol% TiO<sub>2</sub>로 하였다. 제 작된 단품의 ZnO 바리스터를 3중으로 적층하여 열해석을 진행하여 다음의 결론을 얻었다.

- 하부와 상부 전극 중심 부근의 양쪽 전극에서의 온도는 대칭으로 분포하였으며, 중심부에서 최고 652 K까지 상 승하였고, 적층 중심부에 위치한 ZnO 바리스터의 온도 는 643 K가 된다는 것을 확인하였다. 이는 적층형 ZnO 바리스터의 전극 설계 시 상부 및 하부 전극의 중심부에 대해서 기계적 및 열적 강도를 강화할 필요가 있다는 것 을 시사한다.
- 2) 전극과 ZnO 바리스터 접합층의 계면에서 열분포를 변동

폭에서 바리스터 내부보다 상대적으로 계면에서의 열분 포 변동폭이 크다는 것을 확인할 수 있었다. 이러한 결과 는 내부전극의 접합강도와 비교해서 상부 하부 전극의 접합 강도를 상대적으로 강하게 해야만 바리스터와 전극 의 접합 계면에서 박리 등의 문제를 최소화하여 바리스 터 수명을 연장시킬 수 있을 것이라고 판단된다.

위의 결과를 활용하면 최적의 적층형 ZnO 바리스터의 접 합 구조를 얻는 데 효과적인 방법이 될 것이라고 판단된다.

#### ORCID

Kyung-Uk Jang

https://orcid.org/0000-0002-0599-8370

#### REFERENCES

- B. Kaufmann, T. Billovits, and P. Supancic, *J. Eur. Ceram. Soc.*, 41, 1969 (2021). [DOI: https://doi.org/10.1016/j.jeurceramsoc. 2020.10.052]
- W. S. Lee, W. T. Chen, Y. C. Lee, T. Yang, C. Y. Su, and C. L. Hu, *Ceram. Int.*, 33, 1001 (2007). [DOI: https://doi.org/10.1016/j.ceramint.2006.02.017]
- [3] S. T. Kuo and W. H. Tuan, J. Eur. Ceram. Soc., 30, 525 (2010).
  [DOI: https://doi.org/10.1016/j.jeurceramsoc.2009.05.008]
- [4] H. I. Hsiang, C. C. Chen, and C. C. Kao, *Ceram. Int.*, 49, 2244 (2023). [DOI: https://doi.org/10.1016/j.ceramint.2022.09.192]
- [5] C. W. Nahm, *Microelectron. Reliab.*, 54, 2836 (2014). [DOI: https://doi.org/10.1016/j.microrel.2014.08.013]
- [6] K. U. Jang, J. Korean Inst. Electr. Electron. Mater. Eng., 35, 372 (2022). [DOI: https://doi.org/10.4313/JKEM.2022.35.4.9]
- [7] Altsoft, COMSOL Multiphysics Version 4.0, Sealing Technology (2010). [DOI: https://doi.org/10.1016/S1350-4789 (10)70335-4]