

항공기용 무장관리컴퓨터 하드웨어 검증을 위한 자동시험 장비 개발

Development of Automatic Test Equipment for Hardware Verification of Aircraft Stores Management Computer

오수현* · 전은선 · 김갑동 · 박준현
LIG넥스원 항공드론연구소

Soo-heon Oh* · Eun-seon Jeon · Kap-dong Kim · Jun-hyun Park
Avionics and Drone R&D Lab, LIG Nex1, Dageon 34127, Korea

[요 약]

본 논문에서는 항공기에 탑재되는 무장관리컴퓨터의 하드웨어 검증을 위한 자동시험 장비 개발 사례를 기술한다. 최근 항공기에 요구되는 기능이 다양해지고, 항공전자 장비의 관련 기술이 발전함에 따라 항공전자 장비에 필요한 인터페이스의 종류와 수량이 증가하였다. 무장관리컴퓨터 또한 기존 구형 무장 이외에도 신형 무장에 대한 요구사항이 추가됨에 따라 다량의 인터페이스 제어기가 필요하다. 이와 같은 이유로 항공전자 장비의 점검에 투입되는 시간과 인력 소요 또한 증가하고 있으며, 항공전자 장비의 시험 과정을 자동화 및 무인화 할 수 있다면, 더 효율적인 점검 시스템 운용이 가능해질 것이다. 따라서 본 논문에서는 무장관리컴퓨터 하드웨어 기능 검증에 필요한 시험장비의 구조설계 내용과 검증 과정을 자동화하기 위한 시험 소프트웨어 및 시험 시나리오 설계 사례를 소개한다.

[Abstract]

In this paper, we describe the case of automatic test equipment development for hardware verification of stores management computer mounted on aircraft. Recently, the required functions of aircraft have been diversified and the related technologies of avionics equipment have developed, and the types and quantity of interfaces required for avionics equipment have increased. In addition to the existing old stores, the stores management computer also needs to control the interface in large quantities as the requirements for the new stores are added. For this reason, the time and manpower required for the inspection of avionic equipment are also increasing, and if the test process of avionic equipment can be automated and unmanned, more efficient inspection system operation will be possible. Therefore, this paper introduces the case of designing test software and test scenario to automate the structural design contents and verification process of test equipment required for the verification of hardware function of stores management computer.

Key word : Avionics, Stores Management Computer, Automatic, Test Equipment, Test Scenario.

<https://doi.org/10.12673/jant.2021.25.5.377>



This is an Open Access article distributed under the terms of the Creative Commons Attribution Non-Commercial License (<http://creativecommons.org/licenses/by-nc/3.0/>) which permits unrestricted non-commercial use, distribution, and reproduction in any medium, provided the original work is properly cited.

Received 10 September 2021; Revised 27 September 2021
Accepted (Publication) 20 October 2021 (30 October 2021)

*Corresponding Author; Soo-heon Oh

Tel: +82-42-718-3440

E-mail: suhun.o@lignex1.com

I. 서론

항공전자시스템(Avionics system)은 항공기에 탑재되는 항공전자 장비의 기능에 따라 정보시현, 비행제어, 통신, 엔진제어 등의 서브시스템으로 구성되며, 임무컴퓨터(MC; Mission Computer)와 항공전자 데이터버스 및 기타 입출력 인터페이스를 통해 운영된다[1][2]. 항공기에 적용되는 무장관리컴퓨터(SMC; Stores Management Computer)는 항공전자 데이터 버스를 통해 MC와 연동되며, 무장 스테이션(Station)에 장착된 무장과의 인터페이스를 통해 무장의 재고 관리, 무장 장전 및 발사 제어, 무장 상태 판단, 비상투하 등의 다양한 기능을 수행하는 장비이다. 이러한 무장관리컴퓨터의 기능을 만족시키기 위해서는 탑재되는 비행운용프로그램(OPF; Operational Flight Program)에 대한 기능시험 및 실제 장비 간 연동시험 등이 필요하지만, 장비 하드웨어의 기능 및 성능에 검증이 선행되어야 항공전자 데이터 버스 및 기타 입출력 인터페이스 동작 결과에 대한 신뢰성을 확보할 수 있을 것이다.

항공전자 장비는 관련 기술의 발전에 따라 다양한 기능이 필요하며, 무장관리컴퓨터 또한 기존 구형(Legacy) 무장 이외에도 새롭게 개발되는 Smart 무장에 대한 기능이 추가로 요구됨에 따라 다양한 인터페이스 제어가 필요하다. 임무에 필요한 인터페이스 종류 및 수량의 증가에 따라 무장관리컴퓨터의 하드웨어 검증을 위한 시험 또한 많은 시간이 소요 될 것이다.

이와 같은 문제를 해결하기 위하여 NI(National Instrument)사 PXI(PCI eXtension for Instrumentation) 제품과 Labview를 적용하여 무장관리컴퓨터의 하드웨어 검증 시험이 자동화 될 수 있도록 설계하였다. PXI 구조의 경우 PC 기반의 고성능 측정 및 자동화 시스템의 저비용, 고효율의 특징과 시스템의 확장에 유리한 개방형 산업 표준이라는 장점을 가지고 있기 때문에 자동화가 요구되는 국방, 우주, 전자 및 통신뿐만 아니라 공정제어, 산업자동화 등의 다양한 분야에서 플랫폼으로 사용되고 있다[3].

본 논문에서는 항공기용 무장관리컴퓨터의 하드웨어 기능 검증을 위한 자동시험 장비 개발 사례에 대하여 기술한다. 2장에서는 시험장비의 구조 및 하드웨어 설계내용에 대하여 소개하고, 3장에서는 자동시험 운용을 위한 시험장비 소프트웨어 및 이와 연동되는 탑재용 시험 프로그램 설계내용을 기술하며, 마지막 4장에서는 무장관리컴퓨터 하드웨어 검증을 위한 항목별 시험 시나리오 설계에 대한 내용을 기술한다.

II. 하드웨어 설계

시험장비의 하드웨어는 시험장비 본체와 사용자 인터페이스(UI; User Interface)를 통해 시험장비 하드웨어를 제어 할 수 있는 운용 컴퓨터, 시험 대상 SMC와 연결을 위한 연동 케이블(Cable)로 구성된다.




그림 1. 시험장비 내부 블록다이어그램
Fig. 1. Internal block diagram of test equipment

2-1 하드웨어 구성

1) 본체

시험장비 본체의 PXI 조립체는 (그림 1)과 같이 17 SLOT PXI CHASSIS와 시스템 제어를 위한 PXI Controller card 및 무장관리컴퓨터의 인터페이스 시험을 위한 IO(Input Output) card로 이루어지며, 전원공급을 위한 전원공급기와 공급전원 제어를 위한 전원제어 패널, 시험장비 상태 전시를 위한 계측기 및 상태전시 패널, 사용자의 신호측정을 위한 시험용 패널, 운용 컴퓨터와 통신을 위한 Ethernet hub, 시험장비와 무장관리컴퓨터의 연결을 위한 ITA/ICA 등으로 구성된다. 실제 시험장비 본체형상은 (그림 2)와 같다.



그림 2. 시험장비 본체 조립 형상
Fig. 2. Test equipment main assembly

2) 운용 컴퓨터

시험장비의 운용 컴퓨터는 시험장비 제어를 위한 사용자 인터페이스가 탑재된다. 운용 컴퓨터는 Ethernet을 통해 시험장비 본체와 연동된다.

3) 케이블

시험장비의 케이블은 시험장비와 무장관리컴퓨터의 연결을 위한 전원용 케이블과 신호용 케이블로 구분된다. 무장관리컴퓨터의 케이블은 (표 1)과 같이 시험장비 전원케이블 1종, 무장관리컴퓨터 전원케이블 1종, 무장관리컴퓨터 신호케이블 5종으로 구성된다. 또한 시험 도중 전자기 간섭 영향성을 차단하기 위하여 케이블 전체를 Braid shield 처리하였으며, 금속 Back shell을 이용하여 연결기(Connector)에 360° 접지 설계(그림 3)를 반영하였다[4][5].

표 1. 케이블 구성

Table 1. Configuration of cable

No	Cable Description	Length	Signal Configuration
1	SMC Power	3 m	28V DC Power
2	SMC Signal 1	3 m	Discrete, Audio, 1553B, Serial
3	SMC Signal 2	3 m	28V DC Power, Discrete, Audio
4	SMC Signal 3	3 m	28V DC Power, Discrete, Audio
5	SMC Signal 4	3 m	28V DC Power, Discrete
6	SMC Signal 5	3 m	28V DC Power, Discrete
7	Test Equipment Power	3 m	110/220V AC Power




그림 3. 360° 접지 구조

Fig. 3. Configuration of 360° grounding

표 2. 시험장비 외부 인터페이스 구성

Table 2. Configuration of external interface

Signal Description	Channel Numbers	Signal Specification
SMC Main Power	2 Channel	28V DC, 2A(Max)
Station Power	2 Channel	28V DC, 2A(Max)
Store Release Power	2 Channel	28V DC, 40A(Max)
MIL-STD-1553B	1 Channel	RT(Remote Terminal)
Serial	2 Channel	RS-422
Discrete	255 Channel	Input : 138 / Output : 117
Audio	7 Channel	Input :6 / Output : 1
Ethernet	1 Channel	Operation Computer Interface

2-2 외부 인터페이스 구성

시험장비의 주요 인터페이스는 (표 2)와 같이 무장관리컴퓨터 주전원 2채널과 항공기 스테이션 제공용 전원 2채널, 무장발사용 전원 2채널, 항공전자 데이터버스 시험을 위한 MIL-STD-1553B 통신 1채널, 무장관리컴퓨터 탑재 시험용 소프트웨어와 통신을 위한 시험용 Serial(RS-422) 2채널, 운용 노트북 연결을 위한 Ethernet 1채널 및 무장관리컴퓨터와 연동되는 Discrete, Audio 채널로 구성된다.

III. 소프트웨어 설계

무장관리컴퓨터의 하드웨어 시험을 위한 소프트웨어는 사용자의 자동시험 운용을 위한 시험장비의 소프트웨어와 시험 메시지를 통해 무장관리컴퓨터의 기능 동작을 수행하는 탑재용 시험 프로그램으로 구분된다.




그림 4. 시험장비 소프트웨어 구조

Fig. 4. Configuration of software for test equipment

3-1 시험장비 소프트웨어

시험장비 소프트웨어는 (그림 4)와 같이 크게 시험장비에 탑재되는 운용 소프트웨어와 운용 컴퓨터에 탑재되어 시험장비를 제어할 수 있는 사용자 인터페이스로 구성된다.

1) 운용 소프트웨어

시험장비 운용 소프트웨어는 무장관리컴퓨터의 하드웨어 기능을 자동으로 시험하는 점검 수행 프로그램과 시험 결과를 사용자에게 제공하는 성적서 관리 프로그램, 점검 완료 후 OFP를 업로드하거나, 장비의 메모리 데이터를 다운로드 할 수 있는 데이터 로드 프로그램으로 구분된다.

- 점검 수행 프로그램

점검 수행 프로그램은 최초 사용자가 작성한 시험리스트를 읽고 자동시험을 준비한다. 이후 Ethernet 채널을 통해 전달된 시작 명령을 수신하여, 시험항목에 따른 시험 메시지를 Serial 채널을 통해 탑재용 시험 프로그램으로 송신하며, 응답 내용과 무장관리컴퓨터 출력 신호상태로 시험 결과를 판단한다. 시험에 대한 판단이 완료되면, 점검 수행 프로그램은 시험리스트의 다음 항목을 자동으로 수행한다. 점검 수행 프로그램은 시험의 종류에 따라 1회 수행 후 중단되거나, 사용자 정지 명령 전까지 계속 반복 수행된다. 무장관리컴퓨터의 시험은 (표 3)과 같이 1회 반복되는 기능시험과 계속 반복되는 환경시험, ESS (Environmental Stress Screening) 시험, EMI(Electromagnetic Interference) 시험 등으로 분류된다.

- 성적서 관리 프로그램

성적서 관리 프로그램은 점검 수행 프로그램으로부터 시험 결과를 전달받고, 사용자가 설정한 양식에 맞추어 PDF 형태 (.pdf)로 성적서를 제공한다.

- 데이터 로드 프로그램

데이터 로드 프로그램은 Ethernet 채널을 통해 전달된 Binary 파일을 무장관리컴퓨터의 MIL-STD-1553B 채널로 전달하거나, 무장관리컴퓨터로부터 전달된 데이터를 운용 컴퓨터로 송신하는 기능을 수행한다. 이때 시험장비의 운용 소프트웨어는 MIL-STD-1553B BC(Bus Controller) 기능을 수행하며, 무장관리컴퓨터의 RT 주소에 25 Hz 주기로 메시지를 송수신 한다.

표 3. 시험 종류

Table 3. Category of test

Test	Numbers	Iteration	Remark
Function	1932	1 Iteration	Memory, 1553B, BIT(Built In Test), Discrete, Audio, Etc.
Environment	774	User Stop	Memory, 1553B, BIT, Discrete, Audio, Etc.
EMI	4	User Stop	1553B, BIT, Discrete, Audio
ESS	774	User Stop	Memory, 1553B, BIT, Discrete, Audio, Etc.

2) 사용자 인터페이스

시험장비의 사용자 인터페이스는 (그림 5)와 같이 무장관리컴퓨터와 시험장비의 전원을 제어하고, 무장관리컴퓨터와 시험장비의 통신상태를 전시하는 제어 패널(Panel)과 무장관리컴퓨터의 시험 상태를 제어하는 점검 수행 패널, 데이터 로드 프로그램을 제어 하는 메모리 로드 패널로 구성된다. 사용자 인터페이스는 Labview Library를 사용하여 설계되었으며, 실행파일 (.exe)을 통해 Windows 환경에서 운용할 수 있도록 개발되었다.




그림 5. 시험장비 사용자 인터페이스

Fig. 5. GUI(Graphic User Interface) of test equipment

3-2 탑재용 시험 프로그램

탑재용 시험 프로그램은 무장관리컴퓨터에 탑재되어 시험장비 소프트웨어와 Serial 채널로 연동되는 별도의 소프트웨어이며, 시험장비 소프트웨어의 명령에 따라 무장관리컴퓨터의 기능 동작을 수행한다.

1) 프로그램 구조

탑재용 시험 프로그램은 (그림 6)과 같이 운용 모드에 따라 점검 수행 프로그램과 연동하여 무장관리컴퓨터의 기능을 확인하는 TP(Test Program) 모드와 데이터 로드 프로그램과 연동하여 OFP 탑재 또는 TP 업데이트를 수행하는 MLV(Memory Loader Verifier) 모드로 구성된다.




그림 6. 탑재 시험용 프로그램 구성

Fig. 6. Configuration of test program

표 4. 시험 메시지 프로토콜

Table 4. Protocol of test message

Classification	Description (1 Byte)
Packet (13 Byte)	Start Byte - Length: 4 Byte / Value: 0xA5A5A5A5
	Packet Total Size - Length: 1 Byte / Value: Header + Data Size
	Check Sum - Length: 1 Byte - Value: Sum of Sequence Number to Data
	Sequence Number - Length: 1 Byte - Value: set from test equipment
	Packet Code - Length: 1 Byte / Value: Command/Response/Error
	Mode Code - Length: 1 Byte / Value: Test Mode Classification
	Module Code - Length: 1Byte / Value: SMC Module Classification
	Item Code - Length: 1 Byte / Value: Test Item Classification
Data	Test Code - Length: 1 Byte / Value: Test Classification
	Data Size - Length: 1 Byte / Value: 1 ~ 255
	Data - Length: 1 ~ 255 Byte / Value: Dependent to test

2) 시험 메시지

(표 4)의 탑재용 시험 프로그램의 시험 메시지는 TP 모드에서 점검 수행 프로그램과 통신을 위한 Serial 형식의 메시지며, 메시지 하나의 Packet은 메시지의 종류를 정의하는 Header 영역과 시험에 필요한 정보가 정의된 Data 영역으로 구분된다.

3) 데이터 로드 메시지

데이터 로드 메시지는 MLV 모드에서 데이터 로드 프로그램과 통신에 사용되며, 대용량의 Binary 파일을 안정적으로 송수신 할 수 있도록 MIL-STD-1553B 규격으로 설계하였다. (표 5)와 같이 메시지는 용도에 따라 시험장비 기준 송신 메시지 11개와 수신 메시지 4개로 구분된다.

표 5. 데이터 로드 메시지 구성

Table 5. Configuration of data load message

Message Classification	Transmit /Receive	Numbers	SA(Sub Address)
Control message	Transmit	1	30
Binary transmit message	Transmit	10	13~19, 21, 23, 24
Response message	Receive	1	20
Binary response message	Receive	1	21
Log message	Receive	1	22
Version message	Receive	1	23

IV. 시험 시나리오 설계

4-1 시험항목 구성

무장관리컴퓨터의 하드웨어 시험항목은 (표 6)과 같이 장비의 인터페이스를 구성하는 Audio, Discrete, MIL-STD-1553B에 대한 시험과 내부의 메모리에 대한 Read/Write 기능시험, 특정 조건이 필요한 회로의 기능 시험으로 구분된다.

4-2 시험항목별 시나리오

무장관리컴퓨터의 하드웨어 시험은 점검 수행 프로그램에 등록된 각 시나리오에 따라 자동으로 수행되며, 등록된 기준 값과 실제 상태를 비교하여 시험결과를 판단한다.

1) Discrete 입출력 시험

- Discrete 입력

시험장비는 (그림 7)과 같이 해당 신호를 무장관리컴퓨터로 인가하고, 시험 메시지를 통해 해당 신호에 대한 입력 상태확인을 무장관리컴퓨터로 요청한다. 무장관리컴퓨터는 입력 상태를 확인하고 결과를 시험장비로 송신한다.

- Discrete 출력

시험장비는 (그림 8)과 같이 Discrete 신호에 대한 출력 제어를 무장관리컴퓨터로 요청한다. 무장관리컴퓨터가 해당 신호를 제어하고 시험장비로 응답하면, 시험장비는 해당 신호의 입력 상태를 확인한다.

표 6. 시험항목 구성

Table 6. Configuration of test component

Classification	Component	Description
Interface	Discrete Input/Output	Input and output function test of discrete signal
	Audio Switching	Switching function test of audio input signal
	1553B RT Communication	Communication function test of MIL-STD-1553B interface
Memory	Read/Write	Read and write function test of Memory
Circuit	Safety Critical Output	Circuit function test at specific condition




그림 7. Discrete 입력 시험 시나리오

Fig. 7. Scenario of discrete input test




그림 8. Discrete 출력 시험 시나리오
Fig. 8. Scenario of discrete output test




그림 9. Audio 스위칭 시험 시나리오
Fig. 9. Scenario of audio switching test

2) Audio 신호 스위칭 시험

시험장비는 (그림 9)와 같이 무장관리컴퓨터의 Audio 입력 채널로 Audio 파형을 인가하고, Audio 신호 스위칭 시험을 요청한다. 무장관리컴퓨터가 해당 채널로 Audio 신호 스위칭 제어 수행하고 응답하면, 시험장비는 무장관리컴퓨터의 Audio 채널에서 출력되는 파형의 상태를 입력 파형과 비교한다.

3) MIL-STD-1553B RT 통신 시험

- RT 송신

시험장비는 (그림 10)과 같이 시험에 필요한 패턴 데이터 (Pattern Data)를 포함하여 RT 송신 시험을 요청한다. 무장관리컴퓨터는 수신한 데이터를 1553B 채널을 통해 시험장비로 송신하고, 시험 완료를 응답한다. 시험장비는 1553B 채널로 수신된 데이터를 패턴 데이터와 비교한다.

- RT 수신

시험장비는 (그림 11)과 같이 무장관리컴퓨터의 1553B 채널로 패턴 데이터를 송신하고, RT 수신 시험을 요청한다. 무장관리컴퓨터는 1553B 채널로 수신된 데이터를 시험장비로 응답한다. 시험장비는 수신된 데이터를 패턴 데이터와 비교한다.




그림 10. MIL-STD-1553B RT 송신 시험 시나리오
Fig. 10. Scenario of MIL-STD-1553B RT transmit test




그림 11. MIL-STD-1553B RT 수신 시험 시나리오
Fig. 11. Scenario of MIL-STD-1553B RT receive test

4) 메모리 시험

시험장비는 무장관리컴퓨터로 메모리 읽기/쓰기 시험을 요청한다. 무장관리컴퓨터는 해당 메모리 전 영역 또는 일부 영역에 패턴 데이터를 쓰고, 메모리 읽기를 통해 쓰기가 정상적으로 이루어졌는지 확인 후 결과를 시험장비로 응답한다.

5) Safety Critical 시험

시험장비는 (그림 12)와 같이 Safety Critical 회로의 동작 또는 차단을 위한 조건 Discrete 신호를 무장관리컴퓨터로 인가하고, 무장관리컴퓨터에 Safety Critical 시험을 요청한다. 무장관리컴퓨터가 해당 회로를 동작시킨 후 시험완료를 응답하면, 시험장비는 회로의 출력 상태를 확인한다.




그림 12. Safety Critical 시험 시나리오
Fig. 12. Scenario of safety critical test

4-3 자동시험

무장관리컴퓨터의 하드웨어 자동시험을 위하여 시험장비의 점검 수행 프로그램에 입력되는 시험 정보와 시험 시나리오, 시험 기준 값을 시험 리스트에 작성하였다. 시험 리스트는 총 1932개의 항목으로 구성되며, 1회 반복 시 소요되는 시간을 측정하였다. 이 때 케이블 연결 시간, 전원 인가 후 초기화 시간은 제외하였다. 시험결과 (표 7)과 같이 모든 항목 합격 및 자동시험 완료까지 23분 33초, 성적서 전시를 포함할 경우 최대 24분이 소요되는 것을 확인 할 수 있었다.

표 7. 자동시험 결과

Table 7. Result of test

Test numbers	Test result	Operation time
1932	Pass : 1932 / Fail : 0	23min 33sec

V. 결 론

최근 항공기에 요구되는 기능이 다양해지고, 그로 인한 인터페이스 종류와 수량이 증가함에 따라 탑재되는 항공전자 장비의 정비에 필요한 시간과 인력 소요 또한 증가하고 있다. 때문에 항공전자 장비를 시험할 수 있는 장비를 자동화, 무인화 할 수 있다면, 효율적인 정비 시스템 운용이 가능해질 것이다.

본 논문에서는 항공기용 무장관리컴퓨터의 하드웨어 검증을 위한 PIX 구조의 시험장비 하드웨어 설계와 시험을 자동화하기 위한 시험 소프트웨어 설계 및 시험 시나리오 설계 사례 제시하였다. 이러한 설계 내용을 바탕으로 하드웨어 자동시험 환경을 구축하였다. 본 논문에서는 무장관리컴퓨터 장비의 제약 사항으로 9600 bps(bit per second) 속도의 Serial 통신을 사용하여 자동시험을 운용하였기 때문에 상대적으로 더 빠른 속도의 통신방식을 적용한다면 더 큰 시험시간 단축 효과를 기대할 수 있을 것으로 예상된다.

References

- [1] R.P.G Collinson, *Introduction to Avionics Systems*, Third Edition, Springer Science + Business Media B.V., 2011
- [2] K. T. Ha, I. S. Lee, "Development of system integration test equipment using RTNginе for avionics systems," *Journal of KIIT*, Vol. 17, No. 6, pp. 35-44, Jun, 2019.
- [3] Y. H. Cheon, "Development of testset for mission computer hardware of KUH," in *2010 Fall Conference of The Korean Society of Aeronautics and Space Sciences II*, Jeju, pp. 1604-1607, 2010.
- [4] S. J. Cho, Y. G. Sim, S. H. Kim, J. H. Park, "Protection design for EMI and indirect lightning effect for RS-170a video signal," *Journal of Advanced Navigation Technology*, Vol. 23, No. 5, pp. 444-451, Oct, 2019.
- [5] G. Bhooma, "Effectiveness of various shield termination methods of cables", in *2016 International conference on electromagnetic interference & compatibility (INCEMIC)*, Bangalore: India, pp. 1-4, Dec, 2016.



오 수 현 (Soo-Heon Oh)

2014년 2월 : 한국항공대학교 항공우주 및 기계공학과 (공학사)
 2016년 2월 : 한국항공대학교 항공우주 및 기계공학과 (공학석사)
 2016년 1월 ~ 현재 : LIG넥스원 항공드론연구소 선임연구원
 ※ 관심분야 : 항공전자, 항공기용 비행제어 컴퓨터, 비행제어 및 유도, 항공기 무장제어



전 은 선 (Eun-seon Jeon)

2007년 2월 : 충남대학교 전기정보통신공학부 전자전파정보통신 (공학사)
 2009년 2월 : 충남대학교 전자전파정보통신공학과 (공학석사)
 2009년 1월 ~ 현재 : LIG넥스원 항공드론연구소 선임연구원
 ※ 관심분야 : FPGA, 항공전자, 항공기 무장제어



김 갑 동 (Kap-dong Kim)

1997년 2월 : 충남대학교 컴퓨터공학과 (공학사)
 2000년 2월 : 충남대학교 컴퓨터공학과 (공학석사)
 2007년 2월 : 충남대학교 컴퓨터공학과 (공학박사)
 1999년 ~ 2000년 : 한국전자통신연구원 IMT-2000 개발본부 연구원
 2000년 ~ 2002년 : (주)베리텍 연구소 팀장
 2002년 ~ 2006년 : 한국전자통신연구원 디지털 홈 연구단 연구원
 2007년 ~ 2010년 : 국방과학연구소 선임연구원
 2010년 ~ 현재 : LIG넥스원 항공드론연구소 수석연구원
 ※ 관심분야 : 항공전자, 비행제어, 컴퓨터 통신, AdHoc 네트워크



박 준 현 (Jun-hyun Park)

1994년 2월 : 한국항공대학교 항공전자공학과 (공학사)
 2011년 2월 : 충남대학교 컴퓨터공학과 (공학석사)
 1994년 2월 ~ 현재 : LIG넥스원 항공드론연구소 수석연구원
 ※ 관심분야 : 항공전자, 항공기 탑재 컴퓨터, 항공기용 비행제어 컴퓨터