

변조지수에 따른 공통모드 전압 저감 PWM 기법 성능 비교

허 건¹, 박용순[†]

Performance Comparison of Common-Mode Voltage Reduction PWM Methods in Terms of Modulation Index

Geon Heo¹ and Yongsoon Park[†]

Abstract

This study introduces a new pulse width modulation (PWM) method to reduce common-mode voltages (CMVs) and then compares its performance with other reduced CMV-PWM (RCMV-PWM) methods. CMVs should be reduced to ensure the electromagnetic compatibility and safety of grid-connected inverters. RCMV-PWM methods attempt to synthesize voltage references without zero vectors, which cause high CMV peaks. In these methods, the peak-to-peak magnitude of CMVs can be reduced by one-third of the conventional space-vector PWM. The introduced method splits every reference vector into two vectors to avoid the use of zero vectors. The performances of the RCMV-PWM methods are analyzed in accordance with the modulation index through simulation and experiment.

Key words: Grid-connected inverter, CMV (Common-Mode Voltage), PWM (Pulse Width Modulation)

1. 서 론

최근 신재생 에너지 및 에너지 저장 시스템(Energy Storage System, ESS) 기술이 발전함에 따라 계통연계형 인버터를 통한 분산형 전원의 투입이 활발히 이루어지고 있다. 계통연계형 인버터는 출력 전류의 전고조파 왜율(Total Harmonic Distortion, THD) 기준을 만족시키기 위해 주로 높은 스위칭 주파수를 사용한다. 이로 인해 발생하는 고주파의 공통모드 전압은 기생 캐패시턴스를 통해 접지로 흐르는 누설 전류를 발생시키고, 절연 파괴, 전자파 방해(Electromagnetic Interference, EMI) 등의 문제를 발생시킨다. 최근 실리콘 카바이드(Silicon Carbide, SiC) 소자와 같은 고속 스위칭에 적합한 전력 반도체의 적용이 확대됨에 따라 인버터의 스위칭 주파

수는 점차 고속화되는 추세이며, 이로 인해 공통모드 전압이 전력변환 시스템의 안전성에 미치는 영향 또한 증가될 것으로 보인다. 특히, 태양광 발전소의 경우 넓은 평면 구조를 가지는 태양광 패널의 특성으로 인해 상당한 크기의 기생 캐패시턴스가 존재할 수 있으며, 효율 제고 및 비용 절감을 위해서 절연을 제공하지 않는 무변압기형 인버터가 적용되기도 하는데, 이러한 경우 공통모드 전압에 의해 발생하는 누설 전류는 치명적인 결함으로 이어질 수 있다^{[1],[2]}.

공통모드 전압의 영향을 줄이기 위해 공통모드 초크 및 필터 등을 추가하는 하드웨어적 해결 방법이 적용될 수 있다^{[3],[4]}. 이러한 방법은 공통모드 전류가 흐르는 경로의 임피던스를 증가시켜 누설전류를 저감시킬 수 있지만, 비용 및 공간 활용 측면에서 불리하다는 단점이 있다. 따라서, 하드웨어를 추가하는 대신 펄스 폭 변조(Pulse Width Modulation, PWM) 시 펄스 패턴을 조정하여 인버터에서 발생하는 공통모드 전압의 크기를 최소화하는 소프트웨어적 방법을 적용하는 것이 보다 효율적이고, 문제의 원인을 저감하는 근본적인 해결책이라 할 수 있다.

계통연계형 인버터로는 3상 2-레벨 인버터가 널리 사용되고 있으며, 이에 적용될 수 있는 공통모드 저감 PWM(Reduced CMV-PWM, RCMV-PWM) 기법들에

Paper number: TKPE-2021-26-2-9

Print ISSN: 1229-2214 Online ISSN: 2288-6281

[†] Corresponding author: yongineer@gmail.com, Graduate School of Energy Convergence, Gwangju Institute of Science and Technology, Korea

Tel: +82-62-715-5326 Fax: +82-62-715-5309

¹ Graduate School of Energy Convergence, Gwangju Institute of Science and Technology, Korea

Manuscript received Nov. 23, 2020; revised Dec. 26, 2020; accepted Jan. 15, 2021

— 본 논문은 2020년 전력전자학술대회 우수추천논문임

— 본 논문은 2020년 전력전자학술대회 우수논문상 수상논문임




Fig. 1. Circuit of grid connected inverter system.




Fig. 2. Space vectors from inverter output.

대한 많은 연구가 수행되었다. 2-레벨 인버터를 위한 대표적인 RCMV-PWM 기법으로는 Active Zero State PWM(AZSPWM)과 Near State PWM(NSPWM)이 있다^{[5],[6]}. 이들은 높은 변조지수(modulation index, M_i)에서 공통모드 전압 저감 효과가 우수하여 계통 전압 보상을 위해 높은 M_i 에서 동작되는 계통 연계형 인버터에 적용하기 적합하며, 캐리어 비교를 통해 비교적 쉽게 구현될 수 있다는 장점이 있다^[7].

본 논문에서는 캐리어 비교 기반의 새로운 RCMV-PWM인 벡터분할 PWM(Vector Split PWM, VSPWM) 기법의 원리를 소개하고, 기존 방법인 AZSPWM1 및 NSPWM과 성능을 비교한다. 시뮬레이션과 실험을 통해 M_i 에 따라 달라지는 스위칭 및 고조파 특성과 효율 등을 비교한다.

2. 공통모드 전압 저감 PWM 기법

2.1 2-레벨 인버터의 공통모드 전압

그림 1과 같은 2-레벨 계통연계형 인버터의 공통모드 전압은 DC링크의 (-)단 n 과 접지 s 사이의 위상 및 크기가 모두 동일한 전압으로 정의되며, 스위칭 함수 S_x ($x=a,b,c$)를 통해 식 (1)과 같이 표현된다^[8].




Fig. 3. Voltage syntheses in RCMV-PWMs. (a) AZSPWM1, (b) NSPWM.

$$v_{sn} = \frac{v_{dc}}{3}(S_a + S_b + S_c) \quad (1)$$

식에서 $S_x=1$ 인 경우 한 레그(leg)의 위쪽 스위치가 도통됨을 의미하고, $S_x=0$ 인 경우 아래쪽 스위치가 도통됨을 의미한다. 공통모드 전압은 0부터 v_{dc} 의 값을 가지며 스위칭 상태에 따라 $v_{dc}/3$ 씩 변화된다.

그림 2는 스위칭 상태에 따라 출력되는 전압벡터를 나타낸다. SVPWM(Space Vector PWM)을 적용하는 경우 지령전압벡터 \mathbf{V}^* 에 인접한 2개의 유효전압벡터($\mathbf{V}_1 - \mathbf{V}_6$)와 영전압벡터($\mathbf{V}_0, \mathbf{V}_7$)를 사용하여 샘플링 주기 T_s 동안 평균적으로 \mathbf{V}^* 를 합성한다. 영전압벡터가 출력되는 경우에 공통모드 전압은 0 또는 v_{dc} 로 큰 첨두치를 갖게 되는데, PWM 펄스 패턴을 조정하여 영전압벡터를 사용하지 않고 \mathbf{V}^* 를 합성하면 공통모드 전압의 peak-to-peak 값을 $v_{dc}/3$ 로 줄일 수 있다.

2.2 기존 공통모드 전압 저감 PWM 기법

그림 3은 대표적인 RCMV-PWM인 AZSPWM1과 NSPWM에서 지령전압벡터 합성 시 출력되는 전압 벡터를 나타낸다. AZSPWM은 SVPWM에서 영전압벡터를 대신하여 방향이 반대인 두 유효전압벡터를 출력하는 방식이다. AZSPWM은 영전압벡터를 대신하는 유효전압벡터 유형에 따라 다시 세 가지 구현 방법으로 구분되지만, 데드타임에 의한 공통모드 전압 피크 발생을 방지하기 위해 출력되는 유효전압벡터의 변동이 인접한 벡터 내에서 이루어지는 AZSPWM1만이 실질적으로 사용 가능하다^[5]. NSPWM은 \mathbf{V}^* 와 인접한 3개의 유효전압벡터만을 사용하여 전압을 발생시킨다. NSPWM의 섹터 구분은 그림 3(b)에 실선으로 구분된 것처럼 일반적인 SVPWM의 섹터 구분과 30도의 위상차를 두고 구분된다. NSPWM의 극전압 지령은 불연속 PWM(Discontinuous PWM, DPWM)을 기반으로 하기 때문에 스위칭 횟수 저감 효과가 있으나, 변조지수 [$M_i = V^*/(V_{dc}/\sqrt{3})$]가 0.67 이상인 영역에서만 공통모드저감 효과가 보장된다^[6]. AZSPWM1의 극전압 지령은 기존 SVPWM과 동일하며,




Fig. 4. Voltage synthesis on the boundary of voltage hexagon. (a) Vector diagram, (b) Switching pattern per T_s .

앞서 언급된 두 RCMV- PWM 기법 모두 3상 중 극전압 지령의 크기가 최소인 상만 위상이 반전된 캐리어 신호를 사용함으로써 구현할 수 있다^[7].

2.3 벡터분할 PWM 기법

벡터분할 PWM 기법은 앞서 설명한 두 방법과 같이 영전압벡터의 사용을 피함으로써 공통모드 전압을 줄이기 위해 \mathbf{V}^* 를 전압육각형 경계상의 두 벡터로 나누어 출력한다. SVPWM 적용 시 \mathbf{V}^* 가 그림 4와 같이 전압육각형의 경계상에 위치하는 경우에는 영전압벡터를 사용하지 않고 인접한 두 유효전압벡터만이 \mathbf{V}^* 의 합성을 위해 사용된다. 따라서, \mathbf{V}^* 를 전압육각형 경계상의 두 벡터로 분할하여 각각 $T_s/2$ 동안 출력함으로써 영전압 벡터의 사용을 피할 수 있으며, 이때 두 벡터가 \mathbf{V}^* 와의 오차의 크기가 같고 방향이 반대인 경우 T_s 동안 평균적으로 \mathbf{V}^* 와 동일한 전압이 발생된다. 이와 같은 조건을 만족하는 두 벡터는 원점으로부터 $2\mathbf{V}^*$ 만큼 평행이동된 전압육각형과 본래의 전압육각형의 교점으로 나타난다. 그림 5는 본 논문에서 소개하는 VSPWM의 벡터분할 방법을 나타낸다. 벡터분할을 위한 벡터 쌍은 \mathbf{V}^* 보다 위상 측면에서 진상인 벡터 \mathbf{V}_{lead} 와 지상인 벡터 \mathbf{V}_{lag} 로 구성된다. VSPWM의 섹터 구분은 SVPWM과 동일한데, \mathbf{V}^* 을 합성하기 위한 전압육각형 경계상의 벡터 쌍이 위치하는 섹터의 속성에 따라 한 섹터가 다시 3개의 세부 구역으로 나뉜다.

\mathbf{V}^* 가 위치하는 구역에 따라 VSPWM에서 T_s 동안 출력되는 유효전압벡터의 구성이 달라진다. 그림 5에서 \mathbf{V}^* 가 $C_{x1}(x=1-6)$ 또는 C_{x3} 에 위치하는 경우 NSPWM과 같이 \mathbf{V}^* 와 인접한 3개의 유효전압벡터가 출력된다. 또한, \mathbf{V}^* 가 C_{x2} 에 위치하는 경우에는 AZSPWM1과 유사하게 \mathbf{V}^* 와 인접한 4개의 유효전압 벡터가 출력된다. \mathbf{V}^* 의 기본과 한 주기의 회전 경로에서 각 구역이 차지하는 비율은 M_i 에 따라 달라진다. M_i 가 낮을수록 C_{x2} 가 차지하는 비율이 증가하고, M_i 가 0.58 이하인 경우 \mathbf{V}^* 는 C_{x2} 만 지나게 된다.






Fig. 5. Vector-splitting methods. (a) Region 1, (b) Region 2, (c) Region 3.

공통모드 전압 저감 PWM 적용 시 2개 이상의 상에서 동시에 스위칭이 발생하는 경우 데드타임 동안 높은 공통모드 전압 피크가 발생하게 된다^[5]. 따라서, 유효전압벡터의 출력순서는 항상 인접한 벡터로 한 번에 하나씩 이동되도록 결정되어야 한다. 이에 부합하는 유효 벡터의 출력순서는 캐리어의 기울기를 선택적으로 바꿈으로써 구현될 수 있다. 예를 들어, 그림 4에서 알 수 있듯 캐리어의 기울기가 음수인 경우에는 홀수로 표기된 유효전압벡터가 먼저 출력되며, 양수인 경우에는 짝수 유효전압벡터가 먼저 출력된다. \mathbf{V}_{lead} 와 \mathbf{V}_{lag} 의 출력 순서는 스위칭 횟수 최소화 및 유효전압 벡터 출력순서




Fig. 6. Switching patterns with carrier-implementations in VSPWM. (a) When V^* is on C_{11} , (b) When V^* is on C_{12} .

조정을 위해 매 샘플링 주기마다 변경된다. 그림 6은 V^* 가 C_{11} 과 C_{12} 에 위치할 때 캐리어 및 스위칭 패턴의 예시를 보여준다.

VSPWM 적용 시 스위칭 패턴은 $2T_s$ 를 주기로 대칭성을 나타내며 이에 따라 스위칭 주파수는 캐리어 주파수의 절반으로 나타난다. 따라서, 동일한 스위칭 주파수에서 VSPWM의 성능을 다른 PWM 기법과 비교하기 위해서는 VSPWM의 캐리어 주파수를 2배로 설정해야 한다.

3. 제안된 변조지수에 따른 성능 비교

3.1 시뮬레이션 결과

RCMV-PWM 기법들의 스위칭 특성을 비교하기 위해 컴퓨터 시뮬레이션을 수행하였다. 먼저, 각 기법들의 스위칭 회수를 비교하기 위해 평균 스위칭 주파수를 식 (2)와 같이 정의하였다.

$$f_{avg} = \frac{N_{tot}}{12} f_n \quad (2)$$

비교하기 위해 평균 스위칭 주파수를 식 (2)와 같이 정의하였다. N_{tot} 는 기본과 한 주기 동안 인버터의 모든 전력반도체에서 발생하는 스위칭 횟수의 총합이며, f_n 은 기본과 주파수로 60Hz이다. VSPWM의 캐리어 주파수는 10kHz로 설정하였고, 그 외 나머지 기법들은 5kHz로 설정하였다.

그림 7은 각 기법들의 M_i 에 따른 평균 스위칭 주파수를 나타낸 것이다. AZSPWM1과 SVPWM은 동일한 극 전압 지령을 통해 스위칭 상태가 결정되기 때문에 동일하게 5kHz 부근의 평균 주파수를 가진다. DPWM 기반의 NSPWM은 상전압 지령의 피크 부근에서 60° 위상 구간 동안 스위칭을 하지 않기 때문에 총 스위칭 횟수가 SVPWM에 비하여 2/3배가 되며 3.33kHz의 평균 주파수를 가지는 것으로 나타났다. VSPWM의 경우 스위칭 패턴이 V^* 가 구역 2에 있을 때는 AZSPWM1과 유사하고, 구역1과 3에 있을 때는 NSPWM과 유사한데,




Fig. 7. Average switching frequency (f_{avg}) for each PWM method according to modulation index (M_i).




Fig. 8. Experimental setup of grid-connected inverter.

TABLE I
EXPERIMENTAL PARAMETER OF GRID CONNECTED INVERTER SYSTEM

Parameter	Value
Grid voltage	110 V (60 Hz)
Filter inductor	1.5 mH
Parasitic capacitor	4.7 nF
Parasitic resistor	300 Ω
DC-link capacitor	5,600 μ F

M_i 에 따라 각 구역이 기본과 한 주기 내에서 차지하는 비율이 달라지므로 평균 스위칭 주파수 또한 달라진다. VSPWM의 평균 스위칭 주파수는 M_i 가 1.0일 때는 NSPWM과 같으며, M_i 가 낮아질수록 증가하여 M_i 가 0.58 이하일 때는 AZSPWM1과 같아진다.

3.2 실험 결과

계통연계 운전 시 RCMV-PWM 기법들의 성능을 비교하기 위해 그림 8과 같이 실험세트를 구성하여 실험을 수행하였다. 실험 회로의 파라미터는 표 1과 같다. 각 기법의 캐리어 주파수는 시뮬레이션 설정과 동일하며




Fig. 9. Waveforms of phase currents and CMVs. (a) SVPWM, (b) AZSPWM1, (c) NSPWM, (d) VSPWM.




Fig. 10. Experimental results for performance comparison with changing DC-link voltage (v_{dc}). (a) Efficiency of the inverter, (b) THD of a-phase output current.

2.5µs의 데드타임이 적용되었다. 출력 상전류의 피크값은 20A로, 역률은 1.0으로 제어하는 상황에서 성능을 비교하였다.

먼저, 그림 9를 통해 RCMV-PWM 기법들의 공통모드 전압 저감 효과를 확인할 수 있다. 세 가지 RCMV-PWM 기법 모두 섹터의 이동 또는 데드타임에 의한 공통모드 전압 피크가 발생하지 않으며, SVPWM과 비교하여 공통모드 전압의 peak-to-peak 값이 1/3배로 줄어든 것을 확인할 수 있다.

그림 10은 M_i 에 따른 RCMV-PWM 기법들의 성능 변화를 비교 결과를 보여준다. 이때, M_i 는 주로 DC링크 전압에 의해 결정되지만, 데드타임에 의한 출력 전압 왜곡^[8] 정도가 PWM 방식에 따라 다르기 때문에 동일한 DC링크 전압 및 부하 조건에서도 M_i 의 차이가 발생한다. 또한 제어기에서 출력되는 전압 지령에는 고조파 성분이 포함되기 때문에 순시적으로 M_i 의 변동이 발생한다. 따라서, 실험의 효율성을 고려해 비교를 위한 조절변수를 M_i 대신 DC링크 전압으로 하여 실험을 수행하였고, DC링크 전압이 높아질수록 M_i 가 낮아짐을 의미한다.

그림 10(a)는 전력분석기를 사용하여 측정된 인버터의 효율을 비교한 것이다. 인버터의 효율은 스위칭 손실이 가장 큰 영향을 미치므로, 그림 7에서 나타난 평균 스위칭 주파수 특성이 효율 비교 결과에 반영되어 나타난다. 스위칭 저감 효과가 있는 NSPWM이 가장 좋은 효율을 보이며, VSPWM은 높은 M_i 에서는 NSPWM의 효율에 가깝다가 M_i 가 낮아질수록 AZSPWM1의 효율에 가까워진다.

그림 10(b)는 인버터 a-상의 출력 상전류 THD를 비교한 것이다. RCMV-PWM 기법 적용 시 지령벡터와 인접한 영벡터를 사용하는 대신 상대적으로 더 멀리 위치한 유효벡터를 사용하기 때문에 순시적인 전압 오차가 증가한다. 이는 전류 리플(ripple) 증가의 원인이 되며 결과적으로 SVPWM보다 높은 THD를 나타내게 된다. RCMV-PWM 기법 중 AZSPWM1이 비교적 낮은 THD를 가지며, VSPWM은 효율 비교에서 나타난 경향성과 유사하게 RCMV-PWM 기법 중 절충적인 THD 경향성을 보인다. 이러한 VSPWM의 절충적 특성은 인버터 출력 전류의 파형을 통해서도 확인할 수 있다. 그림 11(a)는 v_{dc} 를 180V(VSPWM 기준으로 $M_i=0.93$)로 설정하였을 때 인버터 출력 상전류의 파형을 서로 비교한 것이며, VSPWM의 전류 피크 부근에서 AZSPWM1 보다는 NSPWM과 유사한 리플 경향이 나타난다. 그러나, 그림 11(b)와 같이 M_i 가 낮아질 경우(VSPWM 기준으로 $M_i=0.70$)에는 전류의 피크 부근에서 VSPWM이 NSPWM과 유사한 리플 양상을 보이는 구간이 줄어들어 확인할 수 있다. 이는 VSPWM에서 사용되는 유효벡터가 NSPWM과 같은 C_{x1} 과 C_{x3} 의 비율이 감소하였음을 의미한다.




Fig. 11. Comparison of current ripple waveforms. (a) $v_{dc} = 180\text{ V}$ ($M_i = 0.93$ in VSPWM), (b) $v_{dc} = 240\text{ V}$ ($M_i = 0.70$ in VSPWM).

4. 결 론

본 논문에서는 2-레벨 계통연계형 인버터의 공통모드 전압 저감을 위한 새로운 PWM 기법을 소개하고 기존 공통모드 전압 저감 PWM 기법과 M_i 에 따른 성능을 비교하였다. 특히, 이러한 M_i 에 따른 성능변화는 전압 합성에 사용되는 유효백터의 관점에서 분석하여, VSPWM이 기존 방법들에 대해 절충적인 특성을 갖는 것을 파악하였다. 실험 결과를 요약하면, THD 측면에서는 AZSPWM1이, 스위칭 손실 측면에서는 NSPWM이 장점을 보였다. VSPWM은 분석을 통해 예상한 바와 같이 변조지수에 따라 AZSPWM1과 NSPWM 사이에서 절충되는 성능을 나타냈는데, M_i 가 작을 때는 AZSPWM1에 유사한 특성을 보이다가 M_i 가 증가함에 따라 NSPWM의 특성에 가까워지는 것으로 나타났다. NSPWM은 여러 우수한 특성에도 불구하고 낮은 M_i 에서는 공통모드 전압 저감이 불가능하기 때문에, 계통 전압 대비 DC링크 전압이 높아지면 공통모드 저감 효과를 기대할 수 없다. 하지만, VSPWM은 낮은 M_i 에서도 여전히 공통모드 전압을 저감할 수 있으며 M_i 가 높아지면 NSPWM의 장점을 가지게 되므로, 일관적이고 우수한 성능의 공통모드 저감 효과를 보일 수 있다.

본 연구는 산업통상자원부(MOTIE)와 한국에너지기술평가원(KETEP)의 지원을 받아 수행한 연구 과제입니다. (No. 20203030020200)

References

- [1] R. Araneo, S. Lammens, M. Grossi, and S. Bertone, "EMC issues in high-power grid-connected photovoltaic plants," *IEEE Transactions on Electromagnetic Compatibility*, Vol. 51, No. 3, pp. 639-648, Aug. 2009.
- [2] T. Kerekes, R. Teodorescu, M. Liserre, C. Klumpner, and M. Sumner, "Evaluation of three-phase transformerless photovoltaic inverter topologies," *IEEE Transactions on Power Electronics*, Vol. 24, No. 9, pp. 2202-2211, Sep. 2009.
- [3] A. Muetze and C. R. Sullivan, "Simplified design of common-mode chokes for reduction of motor ground currents in inverter drives," *IEEE Transactions on Industry Applications*, Vol. 47, No. 6, pp. 2570-2577, Nov./Dec. 2011.
- [4] Y. C. Son and S. K. Sul, "Generalization of active filters for EMI reduction and harmonics compensation," *IEEE Transactions on Industry Applications*, Vol. 42, No. 2, pp. 545-551, Mar./Apr. 2006.
- [5] Y. S. Lai and F. S. Shyu, "Optimal common-mode voltage reduction PWM technique for inverter control with consideration of the dead-time effects-Part I: Basic development," *IEEE Transactions on Industry Applications*, Vol. 40, No. 6, pp. 1605-1612, Nov./Dec. 2004.
- [6] E. Un and A. M. Hava, "A near state PWM method with reduced switching frequency and reduced common mode voltage for three-phase voltage source inverters," *IEEE Transactions on Industry Applications*, Vol. 45, No. 2, pp. 782-793, Mar./Apr. 2009.
- [7] C. Hou, C. Shih, P. Cheng, and A. M. Hava, "Common-mode voltage reduction pulsewidth modulation techniques for three-phase grid-connected converters," *IEEE Transactions on Power Electronics*, Vol. 28, No. 4, pp. 1971-1979, Apr. 2013.
- [8] Y. Park and S. Sul, "A novel method utilizing trapezoidal voltage to compensate for inverter nonlinearity," *IEEE Transactions on Power Electronics*, Vol. 27, No. 12, pp. 4837-4846, Dec. 2012.



허 건(許建)

1993년 1월 12일생. 2018년 한동대 기계제어공학부 졸업. 2018년~현재 광주과학기술원 에너지융합대학원 석·박통합과정.



박용순(朴容淳)

1985년 11월 26일생. 2008년 서울대 전기공학부 졸업. 2010년 동 대학원 전기공학과 졸업(석사). 2015년 동 대학원 전기공학과 졸업(공학박). 2015년~2016년 삼성전자 선임연구원. 2016년~현재 광주과학기술원 에너지융합대학원 조교수.