3레벨 인버터로 구동되는 IPMSM의 고주파 주입 센서리스 운전에서 중성점 전압 리플 저감 Neutral-Point Voltage Ripple Reduction of High Frequency Injection Sensorless Control of IPMSM Fed by a Three-Level Inverter

조대 현*, 김석 민**, 이 교 범**

Dae-Hyun Cho*, Seok-Min Kim**, Kyo-Beum Lee*

Abstract

This paper proposes a neutral-point voltage ripple reduction of high frequency injection sensorless control of IPMSM fed by a three-level inverter. The high frequency voltage injection method has been successfully applied to sensorless control for IPMSM at low speed region. In the process of high frequency voltage injection sensorless control for IPMSM, the neutral-point voltage ripple is increased. It should be reduced because it distorts the output current and decreases a life time of DC-link capacitor. The proposed method in this paper reduces the neutral-point voltage ripple by compensating the reference voltage, and the compensation value is calculated simply with reference voltages and currents. The effectiveness of the proposed method is verified by simulation results.

요 약

본 논문에서는 3레벨 인버터로 구동되는 IPMSM의 고주파 주입 센서리스 운전에서 중성점 전압 리플 저감을 제안한다. 고 주파 전압 주입 기반의 센서리스 제어는 IPMSM의 저속 영역에서 일반적으로 사용하는 센서리스 제어 기법이다. 고주파 전 압 주입을 이용한 IPMSM의 센서리스 제어 과정에서 중성점에서의 전압 리플이 증가하는 문제가 발생한다. 중성점에서의 큰 전압 리플은 출력 전류를 왜곡시킬 뿐만 아니라 직류단 커패시터의 수명을 단축시키므로 저감되어야 한다. 본 논문에서 제안하는 기법은 지령 전압에 적절한 값을 보상하여 중성점 전압 리플을 저감하며, 보상값은 지령 전압과 전류를 이용하여 간단히 계산한다. 제안하는 중성점 전압 리플 저감 기법의 타당성은 시뮬레이션을 통해 검증한다.

Key words : Interior permanent-magnet synchronous motor, Sensorless control, High frequency voltage injection, Neutral-point clamped inverter, Neutral-point voltage ripple

^{*} Dept. of Electrical and Computer Engineering, Ajou University

^{**} LS Electric Co., Ltd.

[★] Corresponding author

E-mail: kyl@ajou.ac.kr, Tel:+82-31-219-2376

^{*} Acknowledgment

This research was supported by Korea Electric Power Corporation (Grant number : R19X001-20) and a grant(20RTRP-B146008-03) from Railroad Technology Research Program funded by Ministry of Land, Infrastructure and Transport of Korean government.

Manuscript received Sep. 4, 2020; revised Sep. 25, 2020; accepted Sep. 26, 2020.

This is an Open-Access article distributed under the terms of the Creative Commons Attribution Non-Commercial License (http://creativecommons.org/licenses/by-nc/3.0) which permits unrestricted non-commercial use, distribution, and reproduction in any medium, provided the original work is properly cited.

I. 서론

3레벨 인버터는 2레벨 인버터와 비교하여 고압/ 대용량에 적합하다는 장점 이외에도 전류 전고조 파왜율(Total Harmonic Distortion, THD) 및 효율 면에서 우수한 성능을 가지고 있어 많은 분야에서 사용되고 있다[1]-[6]. NPC(Neutral-Point Clamped) 인버터는 3레벨 인버터의 대표적인 토폴로지이며, 그림 1과 같이 하나의 상에 두 개의 클램핑 다이오 드와 네 개의 스위치 소자로 구성되어 있다.

두 개의 직류단 커패시터로 구성된 3레벨 인버터 의 직류단의 중성점에서는 전압 불평형이 발생할 수 있다. 중성점 전압 불평형은 여러 하드웨어적인 문제들로 인해 발생하는 DC 불평형과 3레벨 인버 터의 스위칭 기법으로 인해 자체적으로 발생하는 AC 불평형으로 분류할 수 있다[7]-[9]. AC 불평형 은 중성점 전압 리플을 의미하며, 중성점 전압 리 플의 주파수는 기본파 주파수의 3배이다. 중성점 전압 리플의 크기는 출력 전류, 역률, 그리고 직류 단 커패시터의 값에 따라 변화한다.

매입형 영구자석 동기전동기(Interior Permanent Magnet Synchronous Motor, IPMSM)은 효율 및 출력 밀도가 높아 많은 분야에서 사용되고 있다 [10]-[12]. 벡터 제어를 이용한 IPMSM의 구동을 위해서는 회전자 위치 정보가 필수적이며, 회전자 위치 정보는 엔코터, 레졸버와 같은 위치 센서를 통해 얻을 수 있다. 센서를 사용하는 경우, 시스템 의 부피와 가격이 증가할 뿐만 아니라 노이즈에 의 해 신뢰성이 하락할 수 있다. 따라서, 센서를 사용 하지 않고 IPMSM의 회전자 위치 정보를 추정하는 센서리스 제어에 대한 연구가 활발히 진행되고 있다. 고주파 전압 주입 기반의 센서리스 제어는 IPMSM 의 저속 영역에서 주로 사용하는 센서리스 제어 기 법이다[13, 14]. 일반적으로 고주파 전압 주입 기반 센서리스 제어에서는 추정한 동기좌표계 d-축 전 압에 구형파 형태의 고주파 전압을 주입하고, 이에 따른 전동기 전류의 고주파 성분을 이용하여 IPMSM의 회전자 위치를 추정한다.

3레벨 인버터에서 고주파 전압 주입 기법을 적용 하여 IPMSM의 센서리스 제어를 수행하는 경우, 중성점 전압 리플의 크기가 증가한다. 큰 중성점 전압 리플은 출력 전류를 왜곡시키며 직류단 커패 시터의 수명을 단축시킨다[15]. 중성점 전압 리플의



Fig. 1. NPC type three-level inverter. 그림 1. NPC 타입 3레벨 인버터

크기는 직류단 커패시터의 용량에 반비례하므로, 큰 용량의 커패시터를 사용하여 중성점 전압 리플 의 크기를 저감할 수 있다. 그러나, 이 방법은 시스 템의 부피 및 가격을 상승시키기 때문에 다른 방법 을 이용하여 중성점 전압 리플을 저감하기 위한 연 구가 진행되고 있다. 직류단 상하단에 각각 전압 센서를 설치하고, 상하단 전압의 차이를 입력으로 받아 이를 0으로 제어하는 기법이 제안되었다[16]. 하지만. 이 방법은 추가적인 전압 센서의 설치가 필요한 단점이 있다. 중성점 전압이 변동하는 5가 지 경우를 고려하여, 각 상황에 따라 적절한 지령 전류 및 전압을 선정하는 기법이 제안되었다[17]. 이 방법은 직류단 상하단에 추가적인 전압 센서를 설치하지 않지만, 최대 변조 지수가 0.87로 제한되 어 있는 단점이 있고, 역률이 낮은 경우에 중성점 전압 리플을 저감할 수 없다.

본 논문에서는 3상 지령 전압과 전류를 이용하여 제어 주기 동안의 평균 중성점 전류를 예측하고, 지령 전압에 적절한 값을 보상하여 중성점 전압 리 플을 저감한다. 보상값은 지령 전압과 전류를 이용 하여 간단히 계산한다. 이 방법은 추가적인 전압 센서의 설치가 필요하지 않으며, 모든 변조 지수와 역률에서 중성점 전압 리플을 저감할 수 있다. 제 안하는 중성점 전압 리플 저감 기법의 타당성은 시 뮬레이션을 통해 검증한다.

Ⅱ. 고주파 전압 주입 센서리스 기법

고주파 전압 주입 센서리스 기법은 그림 2와 같 이 추정한 동기좌표계 *d*-축에 구형파 형태의 고주 파 전압을 주입하고, 이에 따른 전동기 전류의 고 주파 성분을 이용하여 회전자의 위치를 추정한다.



Fig. 2. High frequency voltage injected into estimated d-axis. 그림 2. 추정한 동기좌표계 d-축에 주입하는 고주파 전압

 $v_{dh}^{\hat{e}}, v_{qh}^{\hat{e}}$ 는 각각 추정한 동기좌표계 d-q축 전압의 고주파 성분을 의미하며, V_{inj} 는 주입하는 고주파 전압의 크기를 의미한다.

동기좌표계 상에서 IPMSM의 고정자 전압 방정 식은 식 (1)과 같이 나타낼 수 있다.

여기서, v_d , v_q , i_d , i_q 는 각각 d-q축 전압 및 전류 를 의미하며 R_s , L_d , L_q 는 각각 고정자 저항과 d-q축 인덕턴스를 의미한다. ω 와 ψ 는 각각 회전자 각 속도 및 쇄교자속을 의미한다. 동기좌표계 d-축에 고주파 전압을 주입하는 경우, IPMSM의 임피던스 모델은 식 (2)와 같이 나타낼 수 있다.

$$\begin{bmatrix} v_{dh} \\ v_{qh} \end{bmatrix} = \begin{bmatrix} L_d & 0 \\ 0 & L_q \end{bmatrix} \frac{1}{T_{samp}} \begin{bmatrix} \Delta i_{dh} \\ \Delta i_{qh} \end{bmatrix}$$
(2)

여기서, v_{dh}, v_{qh}는 각각 d-q축 전압의 고주파 성 분을 의미하며, T_{samp}는 제어 주기를 의미한다. Δi_{dh}, Δi_{qh}는 각각 제어 주기동안 d-q축 전류의 고주파 성분 변화량을 의미한다. 추정한 동기좌표 계 d-q축 전압의 고주파 성분은 주입하는 고주파 전압과 같으며 식 (3)과 같이 나타낼 수 있다.

$$\begin{bmatrix} v_{dh}^{\hat{e}} \\ v_{qh}^{\hat{e}} \end{bmatrix} = \pm V_{inj} \begin{bmatrix} 1 \\ 0 \end{bmatrix}$$
(3)



Fig. 3. Three-phase reference voltages and PWM carrier in case of injecting high frequency voltage.

그림 3. 고주파 전압을 주입한 경우의 3상 지령 전압 및 PWM 캐리어

추정한 동기좌표계와 실제 동기좌표계 사이에 $\hat{\theta}_e$ 의 위상각 오차가 존재하는 경우, 추정한 동기좌표계 q-축 전류의 고주파 성분 변화량의 크기는 식(4)와 같다.

$$\left|i_{qh}^{\hat{e}}\right| = T_{samp} \cdot V_{inj} \left(\frac{1}{2} \left(\frac{1}{L_d} - \frac{1}{L_q}\right) \sin 2\tilde{\theta_e}\right) \tag{4}$$

 $\widetilde{ heta_e}$ 가 충분히 작은 경우, 식 (4)는 식 (5)와 같이 나타낼 수 있다.

$$\left|\hat{i}_{qh}^{\hat{e}}\right| = T_{samp} \cdot V_{inj} \left(\left(\frac{1}{L_d} - \frac{1}{L_q} \right) \widetilde{\theta_e} \right)$$
(5)

 $\tilde{ heta_e}$ 는 식 (6)과 같이 나타낼 수 있으며, PI 제어기 를 이용해 $\tilde{ heta_e}$ 를 0으로 제어하여 추정한 회전자의 위치를 실제 회전자의 위치와 일치시킬 수 있다.

$$\widetilde{\theta}_{e} = \frac{L_{d}L_{q}}{(L_{q} - L_{d}) T_{samp} V_{inj}} \cdot \left| i_{qh}^{\hat{e}} \right|$$
(6)

Ⅲ. 3레벨 인버터의 중성점 전류 및 전압

1. 중성점 전류 예측

고주파 전압이 주입된 *d-q*축 지령 전압을 좌표 변환을 통해 PWM 캐리어와 비교되는 3상 지령 전 압(*V*^{*}*abc*)으로 나타내면 그림 3과 같다. 3상 지령 전압의 크기가 동일한 제어 주기 동안 3상 지령 전 압의 크기에 따라 *V*^{*}*max*, *V*^{*}*mid*, *V*^{*}*min*을 식 (7)과 같이 구할 수 있다.



Fig. 4. 3-phase pole voltage during control period.그림 4. 제어 주기 동안의 3상 극전압

$$V_{\max}^{*} = \max(V_{a}^{*}, V_{b}^{*}, V_{c}^{*})$$

$$V_{\min}^{*} = \min(V_{a}^{*}, V_{b}^{*}, V_{c}^{*})$$

$$V_{\min}^{*} = \min(V_{a}^{*}, V_{b}^{*}, V_{c}^{*})$$
(7)

제어 주기 동안 3상 극전압은 그림 4와 같다. $V_{out.max}$, $V_{out.mid}$, $V_{out.min}$ 은 각각 V^*_{max} , V^*_{mid} , V^*_{min} 에 해당하는 상의 극전압을 의미하며, 듀티 신호인 d^*_{max} , d^*_{mid} , d^*_{min} 은 식 (8)과 같이 계산한다.

$$d^*_{\max} = 2 \times V^*_{\max} / V_{DC}$$

$$d^*_{\min} = 2 \times V^*_{\min} / V_{DC}$$

$$d^*_{\min} = 2 \times V^*_{\min} / V_{DC}$$
(8)

3상 지령의 부호에 관계없이 제어 주기 동안 극 전압이 0인 구간의 듀티는 1-|d|로 동일하며, 제 어 주기 동안 평균 중성점 전류(*I_{NP}*)는 3상 전류의 합이 0이라는 가정하에 식 (9)와 같이 나타낼 수 있다[18].

$$I_{NP} = -\left(\left| d_{\max}^* \right| \cdot I_{\max} + \left| d_{\min}^* \right| \cdot I_{\min} + \left| d_{\min}^* \right| \cdot I_{\min} \right)$$

$$(9)$$

여기서, I_{max} , I_{mid} , I_{min} 은 V^*_{max} , V^*_{mid} , V^*_{min} 에 대응하는 전류를 의미한다.

2. 중성점 전류와 중성점 전압의 관계

평균 중성점 전류는 중성점 전압 리플에 직접적 인 영향을 미친다. 중성점 전류의 방향과 직류단 상하단 커패시터 전압을 그림 1과 같이 설정했을 때, 평균 중성점 전류와 직류단 상하단 전압은 그 림 5와 같다.



Fig. 5. Average neutral-point current and DC-link top/bottom voltage.

평균 중성점 전류의 부호가 양(+)인 경우에 상단 커패시터 전압이 하강하며 하단 커패시터 전압이 상승한다. 이와 반대로, 평균 중성점 전류의 부호가 음(-)인 경우에 상단 커패시터 전압이 상승하고 하 단 커패시터 전압이 하강한다. 이를 통해 평균 중 성점 전류의 리플 크기를 저감한다면 중성점 전압 리플을 저감할 수 있음을 추정할 수 있다.

Ⅳ. 제안하는 중성점 전압 리플 저감 기법

식 (9)에서 계산한 평균 중성점 전류는 듀티 신호 (d^*_{max} , d^*_{mid} , d^*_{min})에 적절한 값을 보상해주면 0 이 될 수 있으며, 이를 통해 중성점 전압 리플의 크 기를 저감할 수 있다. 듀티 신호에 d_{comp} 를 더하여 보상했을 때 평균 중성점 전류($I_{NP,comp}$)는 식 (10) 과 같이 나타낼 수 있다.

그림 5. 평균 중성점 전류와 직류단 상하단 전압

$$I_{NP,comp} = -\left(\left| d^*_{\max} + d_{comp} \right| \cdot I_{\max} + \left| d^*_{\min} + d_{comp} \right| \cdot I_{\min} + \left| d^*_{\min} + d_{comp} \right| \cdot I_{\min} \right)$$

$$(10)$$

1. 최적의 보상값(d_{comp}) 계산

식 (10)에서, *d* *_{max}는 항상 양수이며 *d* *_{min}은 항 상 음수이다. 변조 지수가 1 이하인 경우, *d_{comp}*의 크기는 항상 *d* *_{max}와 *d* *_{min}의 크기보다 작다. 따라 서, *d* *_{mid} 및 *d_{comp}*의 부호와 크기에 따라 4가지 경 우로 *I_{NP.comp}*를 분류할 수 있다.

7). case 1 $(d_{comp} > 0, d^{*}_{mid} > 0)$

 case 1에서 |d^{*}_{max} + d_{comp}|는 |d^{*}_{max}| + |d_{comp}| 이며,

 |d^{*}_{mid} + d_{comp}| 또한 |d^{*}_{mid}| + |d_{comp}| 으로 나타낼 수 있

 다. |d^{*}_{min} + d_{comp}| 은 |d^{*}_{min}| - |d_{comp}| 으로 나타내기 때

 문에 case 1에서의 전압 지령을 보상했을 때의 평

 균 중성점 전류는 식 (11)과 같이 나타낼 수 있다.

$$\begin{split} I_{NP:comp,case1} = &-\left(\left(\left|d_{\max}^{*}\right| + \left|d_{comp}\right|\right) \cdot I_{\max}\right. \\ &+ \left(\left|d_{\min}^{*}\right| + \left|d_{comp}\right|\right) \cdot I_{\min}\right. \\ &+ \left(\left|d_{\min}^{*}\right| - \left|d_{comp}\right|\right) \cdot I_{\min}\right) \end{split} \tag{11}$$

여기서, *I_{NP.comp,case1}*은 case 1에서 듀티 신호에 *d_{comp}를* 각각 보상했을 때의 평균 중성점 전류를 의 미한다. 식 (11)을 식 (9)의 *I_{NP}를* 이용하여 표현하 면 식 (12)와 같다.

$$I_{NP,comp,case1} = I_{NP} - (|d_{comp}| \cdot I_{max} - |d_{comp}| \cdot I_{min} + |d_{comp}| \cdot I_{mid})$$
(12)

식 (12)에서 *I_{NP.comp,case1}을* 0으로 하기 위한 |*d_{comp}*| 는 식 (13)과 같으며, 식 (13)에서 분모의 부호는 항상 양수이므로, *d_{comp}는 I_{NP}*가 0보다 크다는 조건 하에 식 (14)와 같이 나타낼 수 있다.

$$\left|d_{comp}\right| = \frac{I_{NP}}{I_{max} - I_{min} + I_{mid}} \tag{13}$$

$$d_{comp} = \frac{I_{NP}}{I_{max} - I_{min} + I_{mid}}, \text{ for } I_{NP} > 0$$
(14)

나. case 2 ($d_{comp} > 0, d_{mid}^* < 0$)

 case 2에서 case 1과 같이 $|d^*_{max} + d_{comp}| 는 |d^*_{max}| + |d_{comp}|$ 이며, $|d^*_{min} + d_{comp}|$ 은 $|d^*_{min}| - |d_{comp}|$ 이다. 그러

 나, case 1과 달리 $|d^*_{mid} + d_{comp}| 는 d^*_{mid}$ 와 d_{comp} 의

크기에 따라서 2가지 경우로 나뉜다. d_{comp} 의 크기가 d^*_{mid} 의 크기보다 큰 경우(case 2-1), $\left|d^*_{mid} + d_{comp}\right|$ 는 $\left|d_{comp}\right| - \left|d^*_{mid}\right|$ 로 나타나며, case 2-1에서 식 (10) 은 식 (15)와 같이 나타낼 수 있다..

$$I_{NP,comp,case2-1} = -\left(\left(\left|d_{\max}^{*}\right| + \left|d_{comp}\right|\right) \cdot I_{\max} + \left(\left|d_{comp}\right| - \left|d_{\min}^{*}\right|\right) \cdot I_{\min} + \left(\left|d_{\min}^{*}\right| - \left|d_{comp}\right|\right) \cdot I_{\min}\right) \right) \right)$$
(15)

case 1에서와 마찬가지로 식 (15)를 *I_{NP}를* 이용 하여 표현하면 식 (16)과 같다.

$$I_{NP,comp,case2-1} = I_{NP} - (|d_{comp}| \cdot I_{max} - |d_{comp}| \cdot I_{min} + (|d_{comp}| - 2|d_{mid}^*|) \cdot I_{mid})$$
(16)

I_{NP.comp.case2-1}을 0으로 하기 위한 |*d_{comp}*|는 식 (17) 과 같으며, case 1과 동일하게 식 (17)의 분모는 항상 양수이므로 *d_{comp}*는 식 (18)과 같이 나타낼 수 있다.

$$\left|d_{comp}\right| = \frac{I_{NP} + 2\left|d_{mid}^{*}\right| \cdot I_{mid}}{I_{max} - I_{min} + I_{mid}}$$
(17)

$$d_{comp} = \frac{I_{NP} + 2 \left| d_{mid}^* \right| \cdot I_{mid}}{I_{max} - I_{min} + I_{mid}},$$
(18)

for
$$I_{NP} + 2 \left| d_{\text{mid}}^* \right| \cdot I_{\text{mid}} > 0$$

 d_{comp} 의 크기가 d^*_{mid} 의 크기보다 작은 경우(case 2-2), $|d^*_{mid} + d_{comp}| \leftarrow |d^*_{mid}| - |d_{comp}| 로 나타나며, I_{NP}$ 를 이용하여 $I_{NP,comp,case2-2}$ 를 나타내면 식 (19)와 같다.

$$I_{NP,comp,case2-2} = I_{NP} - (|d_{comp}| \cdot I_{max} - |d_{comp}| \cdot I_{min} - |d_{comp}| \cdot I_{mid})$$
(19)

I_{NP.comp.case2-2}를 0으로 하기 위한 *d_{comp}는* 식 (20) 과 같다.

$$d_{comp} = \frac{I_{NP}}{I_{max} - I_{min} - I_{mid}}, \text{ for } I_{NP} > 0$$
 (20)

다. case 3 ($d_{comp} < 0, d^*_{mid} < 0$)

case 1, 2와 같은 방법으로 *I_{NP.comp.case3}을* 식 (21) 과 같이 나타낼 수 있으며, *I_{NP.comp.case3}을* 0으로 하 기 위한 *d_{comp}는* 식 (22)와 같다.

$$I_{NP:comp,case3} = I_{NP} - (- |d_{comp}| \cdot I_{max} + |d_{comp}| \cdot I_{mid} + |d_{comp}| \cdot I_{min})$$
(21)

$$d_{comp} = \frac{I_{NP}}{I_{\text{max}} - I_{\text{min}} - I_{\text{mid}}}, \text{ for } I_{NP} < 0$$
(22)

라. case 4 $(d_{comp} < 0, d_{mid}^* > 0)$

case 4는 case 2와 마찬가지로 d_{comp} 와 d^*_{mid} 의 크기에 따라 2가지 경우로 나뉜다. d_{comp} 의 크기가 d^*_{mid} 의 크기보다 큰 경우(case 4-1), 같은 방식으 로 계산한 d_{comp} 는 식 (23)과 같다.

$$d_{comp} = \frac{I_{NP} + 2 \left| d_{\text{mid}}^* \right| \cdot I_{\text{mid}}}{I_{\text{max}} - I_{\text{min}} - I_{\text{mid}}},$$
for $I_{NP} + 2 \left| d_{\text{mid}}^* \right| \cdot I_{\text{mid}} < 0$
(23)

*d_{comp}*의 크기가 *d* *_{mid}의 크기보다 작은 경우 (case 4-2), *d_{comp}*는 식 (24)와 같다.

$$d_{comp} = \frac{I_{NP}}{I_{max} - I_{min} + I_{mid}}, \text{ for } I_{NP} < 0$$
(24)

2. I_{NP} 및 I_{mid} 분석

그림 3에서와 같이 3상 지령 전압의 최대값과 최 소값의 크기는 항상 동일하므로 중성점 전류의 평균 을 나타낸 식 (9)는 식 (25)와 같이 나타낼 수 있다.

$$I_{NP} = -\left(K \cdot I_{\max} + \left| d_{\min}^* \right| \cdot I_{\min} + K \cdot I_{\min}\right),$$

$$K = \left| d_{\max}^* \right| = \left| d_{\min}^* \right|$$
(25)

Table 1. Compensation value (dcomp) of the proposed method.

표 1. 제안하는 기법에서의 보상값(dcomp)

	$d^{*}_{ m mid} > 0$	$d_{ m mid}^* < 0$
$I_{NP} > 0$	case 1	case 2-1 ($ d_{comp} > d_{mid}^* $)
	$d_{comp} = \frac{I_{NP}}{I_{\rm max} - I_{\rm min} + I_{\rm mid}}$	$d_{comp} = \frac{I_{NP} + 2 \left d_{\text{mid}}^* \right \cdot I_{\text{mid}}}{I_{\text{max}} - I_{\text{min}} + I_{\text{mid}}}$
		case 2-2 ($ d_{comp} < d_{mid}^* $)
		$d_{comp} = \frac{I_{NP}}{I_{\max} - I_{\min} - I_{\min}}$
$I_{NP} < 0$	case 4-1 ($ d_{comp} > d_{mid}^* $)	case 3
	$d_{comp} = \frac{I_{NP} + 2\left d_{\text{mid}}^*\right \cdot I_{\text{mid}}}{I_{\text{max}} - I_{\text{min}} - I_{\text{mid}}}$	_
	case 4-2 ($ d_{comp} < d_{mid}^* $)	$d_{comp} = \frac{I_{NP}}{I_{max} - I_{min} - I_{mid}}$
	$d_{comp} = \frac{I_{NP}}{I_{max} - I_{min} + I_{mid}}$	

이상적인 경우, 3상 전류의 합은 0이므로 식 (25) 는 식 (26)과 같이 나타낼 수 있다.

$$I_{NP} = -\left(K \cdot (-I_{\text{mid}}) + \left| d_{\text{mid}}^* \right| \cdot I_{\text{mid}} \right)$$

= $\left(K - \left| d_{\text{mid}}^* \right| \right) \cdot I_{\text{mid}}$ (26)

 $|d_{\text{mid}}^*|$ 의 크기는 항상 K보다 작으므로 $K - |d_{\text{mid}}^*|$ 는 항상 양의 값을 가진다. 따라서 I_{NP} 의 부호는 I_{mid} 의 부호와 같으며, $|d_{\text{mid}}^*|$ 의 부호와도 동일하다. 이를 이용하여 case 2-1과 case 4-1의 조건식을 간 략화할 수 있으며, 모든 case에서 3상 지령 전압에 보상해야 하는 d_{comp} 는 표 1과 같다

V. 시뮬레이션 결과

제안하는 기법을 통한 3레벨 인버터의 중성점 전 압 리플 저감 효과를 확인하기 위해 PSIM 시뮬레 이션을 진행하였으며, 시뮬레이션 및 IPMSM 파라 미터는 표 2와 같다. 그림 6은 고주파 전압 주입에 의한 3레벨 인버터의 중성점 전압 리플 증가 시뮬 레이션 결과를 나타낸다. IPMSM은 일정 속도 부 하에 의해 100 rpm으로 일정하게 회전하며, *d-q*축 지령 전류는 각각 0 A, 7 A로 설정하였다. *V*top, *V*bot은 각각 직류단 상하단 커패시터 전압을 의미 하며 θ_r, θ_{high}는 각각 IPMSM 회전자의 엔코더를 통한 측정값과 센서리스 제어를 이용한 추정값을 의미한다. 고주파 전압을 주입하는 경우, 중성점 전 압의 리플의 크기가 증가하며, θ_{high}가 θ_r을 적절히 추종한다.

	Parameter	Value
	DC-link volatage	300 V
Simulation paremeters	DC-link capacitor	500 µF
*	Control period	100 µs
	Rated power	11 kW
	Rated speed	1750 rpm
IPMSM	Stator resistance	0.349 Ω
parameters	d-axis inductance	13.17 mH
	q-axis inductance	15.60 mH
	Number of poles	6

Table 2. Simulation and IPMSM parameters.표2. 시뮬레이션 및 IPMSM 파라미터



Fig. 6. Simulation results of neutral-point voltage ripple increase by high frequency voltage injection in a three-level inverter.



그림 6. 고주파 전압 주입에 의한 3레벨 인버터의 중성점 전압 리플 증가 시뮬레이션 결과



그님 /. 궁장점 신압 리를 서감 기법 석용 시뮬레이션 결과

그림 7은 제안하는 중성점 전압 저감 기법을 적 용한 경우의 시뮬레이션 결과를 나타내며, 시뮬레 이션 조건은 그림 6과 동일하게 설정하였다. 3상 지령 전압과 전류를 이용하여 d_{comp} 를 계산하고, 3 상 지령 전압에 d_{comp} 를 보상하여 중성점 전압 리플 을 감소하였다. 알고리즘을 적용한 이후에도 고주 파 전압 주입 기법을 통한 IPMSM의 회전자 위치 추정이 적절히 수행된다.





그림 8은 중성점 전압 리플 저감 알고리즘 적용 에 따른 직류단 상하단 전압 및 a상 전류의 시뮬레 이션 결과를 나타내며, 시뮬레이션 조건은 그림 6 과 동일하게 설정하였다. 제안하는 알고리즘을 적 용하기 전인 그림 8(a)의 경우, 중성점 전압 리플이 크게 발생하고, a상 전류의 파형이 왜곡된다. a상 전류의 THD는 4.24 %로 측정되었으며, FFT (Fast Fourier Transfrom)분석 결과 5차 및 7차 고조파 성분이 존재하는 것을 확인하였다. 제안하는 알고 리즘을 적용한 그림 8(b)의 경우, 중성점 전압 리플 이 저감되하였으며, 이에 따라 a상 전류의 THD가 3.39 %로 감소하였고, FFT 분석 결과 5차 및 7차 고조파 성분이 저감되었다. 고주파 전압 주입 기반 의 IPMSM의 센서리스 제어에서는 3상 전류를 이 용하여 회전자의 위치를 추정한다. 제안하는 중성 점 전압 리플 저감 알고리즘을 적용하는 경우, 3상 전류의 품질이 향상되며, 이에 따라 그림 7과 같이 회전자 위치 추정의 정확도가 향상된다.



- Fig. 9. Simulation results of applying reduction method of neutral-point voltage ripple depends on load torque:
 (a) 15 % of rated torque, (b) 50 % of rated torque,
 (c) 85 % of rated torque.
- 그림 9. 부하 토크 크기에 따른 중성점 전압 리플 저감 시뮬레이션 결과: (a) 정격 토크의 15 %, (b) 정격 토크의 50 %, (c) 정격 토크의 85 %



- Fig. 10. Simulation results of applying reduction method of neutral-point voltage ripple depends on speed of IPMSM.
- 그림 10. IPMSM의 속도에 따른 중성점 전압 리플 저감 시뮬레이션 결과

그림 9는 부하 토크 크기에 따른 중성점 전압 리 플 저감 시뮬레이션 결과를 나타내며, IPMSM의 지령 속도는 모두 100 rpm으로 설정하였다. 그림 9(a)에서 부하 토크의 크기는 정격 토크의 약 15 % 로 설정하였으며, 그림 9(b)에서 부하 토크의 크기 는 정격 토크의 약 50 %, 그리고 그림 9(c)에서 부 하 토크의 크기는 정격 토크의 약 85 %로 설정하 였다. 모든 크기의 부하 토크에서 중성점 전압 리 플이 효과적으로 저감되었다.

그림 10은 IPMSM의 속도에 따른 중성점 전압 리플 저감 시뮬레이션 결과를 나타낸다. 중성점 전 압 리플 저감 알고리즘은 4 초 이후에 적용하였으 며, IPMSM의 지령 속도는 초기에 100 rpm으로 설 정하였다. IPMSM의 지령 속도는 5 초 이후에 1 ms당 0.1 rpm의 기울기로 증가하여 200 rpm으로 가변하였다. IPMSM의 속도가 변화하더라도, 제안 하는 알고리즘을 이용하여 중성점 전압 리플이 저 감되는 것을 확인하였다.

Ⅵ. 결론

본 논문에서는 3레벨 인버터로 구동되는 IPMSM 의 고주파 주입 센서리스 운전에서 중성점 전압 리 플 저감을 제안하였다. IPMSM의 저속 영역에서 대표적으로 사용하는 고주파 전압 주입 센서리스 기법을 3레벨 인버터에 적용하는 경우, 중성점 전 압 리플이 증가하는 문제가 발생한다. 큰 중성점 전압 리플은 출력 전류를 왜곡시키며, 직류단 커패 시터의 수명을 단축하는 원인이 된다. 본 논문에서 는 3상 지령 전압을 보상하여 중성점 전압 리플을 저감하며, 보상값은 지령 전압과 전류를 이용하여 간단히 계산할 수 있다. 제안하는 중성점 전압 리 플 저감 기법의 타당성은 시뮬레이션을 통해 검증 하였다.

References

[1] K.-B. Lee, *Advanced power electronics*, Munundang, 2019.

[2] J.-S Lee, R. Kwak, and K.-B. Lee, "Novel discontinuous PWM method for a single-phase three-level neutral point clamped inverter with

efficiency improvement and harmonic reduction," *IEEE Trans. Power Electron.*, vol.33, no.11, pp. 9253–9266, 2018. DOI: 10.1109/TPEL.2018.2794547 [3] J. Rodriguez, S. Bernet, B. Wu, J. O. Pontt, and S. Kouro, "Multilevel voltage-source-converter topologies for industrial medium-voltage drives," *IEEE Trans. Ind. Electron.*, vol.54, no.6, pp.2930– 2945, 2007. DOI: 10.1109/TIE.2007.907044

[4] S.-M. Kim, I. J. Won, J. Kim, and K.-B. Lee, "DC-link ripple current reduction method for three-level inverters with optimal switching pattern," *IEEE Trans. Ind. Electron.*, vol. 65, no.12, pp. 9204–9214, 2018. DOI: 10.1109/TIE.2018.2823662

[5] S.-W. An, S.-M. Kim, and K.-B. Lee, "Optimized space-vector modulation to reduce neutral point current for extending capacitor lifetime in three-level inverters," *IEEE Access*, vol., pp. 97689–97697, 2020.

DOI: 10.1109/ACCESS.2020.2996998

[6] C. Wang, Z. Li, and H. Xin, "Neutral-point voltage balancing strategy for three-level converter based on disassembly of zero level," *J. Power Electron.*, vol.19, no.1, pp.79–88, 2019.

DOI: 10.6113/JPE.2019.19.1.79

[7] N. Celanovic and D. Boroyevich, "A comprehensive study of neutral-point voltage balancing problem in three-level neutral-point-clamped voltage source PWM inverters," *IEEE Trans. Power Electron.*, vol.15, no.2, pp.242–249, 2000.

DOI: 10.1109/63.838096

[8] U.-M. Choi, H.-H. Lee, and K.-B. Lee, "Simple neutral-point voltage control for threelevel inverters using a discontinuous pulse width modulation," *IEEE Trans. Energy Convers.*, vol.28, no.2, pp.434-443, 2013.

DOI: 10.1109/TEC.2013.2257786

[9] J. Shen, S. Schroder, B. Duro, and R. Roesner, "A neutral-point balancing controller for a threelevel inverter with full power-factor range and low distortion," *IEEE Trans. Ind Appl.*, vol.49, no.1, pp.138–148, 2013.

DOI: 10.1109/TIA.2012.2228615

[10] B. Han, J.-S. Lee, Y. Bak, and K.-B. Lee,

"Performance analysis of direct torque control method for traction system based on IPMSM," *J. Korean Soc. Railw.*, vol.23, no.1, pp.21–34, 2020. [11] Y.-K. Kang, H.-G. Jeong, K.-B. Lee, D.-C. Lee, and J.-M. Kim, "Simple estimation scheme for initial rotor position and inductances for effective MTPA-operation in wind-power systems using an IPMSM," *J. Power Electron.*, vol. 10,

no.4, pp.396–404, 2010.

DOI: 10.6113/JPE.2010.10.4.396

[12] B. Zhao, H. Li, and J. Mao, "Double–objective finite control set model–free predictive control with DSVM for PMSM drives," *J. Power Electron.*, vol.19, no.1, pp.168–178, 2019.

DOI: 10.6113/JPE.2019.19.1.168

[13] B.-G. Kang, S.-M. Jeong, Y.-S. Lim, J.-S. Lee, and K.-B. Lee, "Transition algorithm for wide-speed-range operation of sensorless IPMSM drives," *J. Korean Soc. Railw.*, vol.21, no.5, pp. 433–444, 2018. DOI: 10.7782/JKSR.2018.21.5.433

[14] G. Wang, D. Xiao, G. Zhang, C. Li, X. Zhang, and D. Xu, "Sensorless control scheme of IPMSMs using HF orthogonal square-wave voltage injection into a stationary reference frame," *IEEE Trans. Power Electron.*, vol.34, no.3, pp.2573–2584, 2019. DOI: 10.1109/TPEL.2018.2844347

[15] J.-S. Lee and K.-B. Lee, "A carrier-based PWM method for neutral-point ripple reduction of a 3-level inverter," *in Proc. of the IEEE ECCE2014*, pp.2095–2100, 2014.

DOI: 10.1109/ECCE.2014.6953679

[16] R. Maheshwari, S. M. Nielsen, and S. B. Monge, "Design of neutral-point voltage controller of a three-level NPC inverter with small DC-link capacitor," *IEEE Trans. Ind. Electron.*, vol.60, no.5, pp.1861–1871, 2013.

DOI: 10.1109/TIE.2012.2202352

[17] C. Wang and Y. Li, "Analysis and calculation of zero-sequence voltage considering neutralpoint potential balancing in three-level NPC converters," *IEEE Trans. Ind. Electron.*, vol.57, no.7, pp.2262–2271, 2010.

DOI: 10.1109/TIE.2009.2024093

[18] J.-S. Lee and K.-B. Lee, "Time-offset injection method for neutral-point AC ripple voltage reduction in a three-level inverter," *IEEE Trans. Power Electron.*, vol.31, no.3, pp.1931–1941, 2016. DOI: 10.1109/TPEL.2015.2439689

BIOGRAPHY

Dae-Hyun Cho (Member)



2019 : BS degree in Electrical and Computer Engineering, Ajou University. 2019~present : MS student in Electrical and Computer Engineering, Ajou University.

Seok-Min Kim (Member)



2013 : BS degree in ElectronicEngineering, Sejong University.2016 : MS degree in Space SurveyInformation Technology, AjouUniversity.2020 : Ph.D degree in Electrical and

Computer Engineering, Ajou University.

2020 : Research Associate in Electrical and Computer Engineering, Ajou University. 2020~present : Senior Researcher, LS Electric Co., Ltd.

Kyo-Beum Lee (Member)



1997 : BS degree in Electrical and Electronic Engineering, Ajou University.1999 : MS degree in Electrical and Electronic Engineering, Ajou University.

2003 : PhD degree in Electrical Engineering, Korea University.

2003~2006 : Research Associate, Institute of Energy Technology, Aalborg University.

2006~2007: Assistant Professor, Chonbuk National University.

2007~present : Professor, Dept. of Electrical and Computer Engineering, Ajou University.