전기전자학회논문지 (Journal of IKEEE)

  • 제23권2호
  • /
  • Pages.552-556
  • /
  • 2019
  • /
  • 1226-7244(pISSN)
  • /
  • 2288-243X(eISSN)
한국전기전자학회 (Institute of Korean Electrical and Electronics Engineers)
권호 표지
DOI QR코드

DOI QR Code

전류 감지 회로를 이용한 빠른 과도응답특성을 갖는 capless LDO 레귤레이터

Capless Low Drop Out Regulator With Fast Transient Response Using Current Sensing Circuit

  • 투고 : 2019.06.17
  • 심사 : 2019.06.26
  • 발행 : 2019.06.30
PDF 다운로드
⟨ 이전 논문 다음 논문 ⟩

초록

본 논문에서는 전류 제어 회로를 이용하여 load Transient response 특성을 향상시킨 capless LDO(low drop-out) 레귤레이터를 제안하였다. LDO 레귤레이터 내부의 오차증폭기와 패스 트랜지스터 사이에 전류 조절 회로를 두어 전압 라인에 들어오는 전류특성을 개선시켜 기존의 LDO 레귤레이터보다 향상된 transient 응답특성을 갖는다. 제안된 회로는 cadence의 virtuoso, spectre 시뮬레이터를 이용하여 0.18 um 공정에서 특성을 분석하였다. 실험 결과에 따르면, 제안된 회로 구성을 이용한 LDO의 load transient response는 기존 LDO과 비교하여 부하 전류가 rising time인 경우 1.954 us에서 1.378 us, falling time인 경우 19.48 us에서 13.33 us으로 약 29%, 28% 개선된 응답속도를 가진다.

This paper present a capless low drop out regulator (LDO) that improves the load transient response characteristics by using a current regulator. A voltage regulator circuit is placed between the error amplifier and the pass transistor inside the LDO regulator to improve the current characteristics of the voltage line, The proposed fast transient LDO structure was designed by a 0.18 um process with cadence's virtuoso simulation. according to test results, the proposed circuit has a improved transient characteristics compare with conventional LDO. the simulation results show that the transient of rising increases from 1.954 us to 1.378 us and the transient of falling decreases from 19.48 us to 13.33 us compared with conventional capless LDO. this Result has improved response rate of about 29%, 28%.

키워드

JGGJB@_2019_v23n2_552_f0001.png 이미지

Fig. 1. block diagram of LDO regulator. 그림 1. LDO 레귤레이터의 블록 다이어그램

JGGJB@_2019_v23n2_552_f0002.png 이미지

Fig. 2. load transient response of conventional LDO. 그림 2. LDO 레귤레이터의 과도 응답

JGGJB@_2019_v23n2_552_f0003.png 이미지

Fig. 3. proposed capless LDO regulator. 그림 3. 제안된 커패시터 없는 LDO 레귤레이터

JGGJB@_2019_v23n2_552_f0004.png 이미지

Fig. 4. proposed current transient sensing circuit. 그림 4. 제안된 전류 감지 회로

JGGJB@_2019_v23n2_552_f0005.png 이미지

Fig. 5. transient response of the LDO regulator. 그림 5. LDO 레귤레이터의 과도응답

JGGJB@_2019_v23n2_552_f0006.png 이미지

Fig. 6. transient response of the proposed LDO regulator. 그림 6. 제안된 LDO 레귤레이터의 과도응답

JGGJB@_2019_v23n2_552_f0007.png 이미지

Fig. 7. transient response of the proposed LDO regulator. 그림 7. 제안된 LDO 레귤레이터의 과도응답

JGGJB@_2019_v23n2_552_f0008.png 이미지

Fig. 8. transient response of the capless LDO regulator. 그림 8. capless LDO 레귤레이터의 과도응답

JGGJB@_2019_v23n2_552_f0009.png 이미지

Fig. 9. transient response of the capless LDO regulator. 그림 9. capless LDO 레귤레이터의 과도응답

Table 1. voltage simulation result. 표 1. 전압 시뮬레이션 결과

JGGJB@_2019_v23n2_552_t0001.png 이미지

Table 2. load transient response result. 표 2. 과도응답시간 결과

JGGJB@_2019_v23n2_552_t0002.png 이미지

Table 3. proposed LDO data. 표 3. 제안된 회로 데이터

JGGJB@_2019_v23n2_552_t0003.png 이미지

참고문헌

  1. Al-Shyoukh, M, Hoi Lee; Perez, R, "A Transient-Enhanced Low-Quiescent Current Low-Dropout Regulator With Buffer Impedance Attenuation," Solid-State Circuits, IEEE Journal of, vol.42, pp.1732-1742, 2007. DOI: 10.1109/JSSC.2007.900281
  2. Yong-Seo Koo, Kang-Yoon-Lee, Jae-Hwan Ha, Yil-Suk Yang. "A Design of Power Management IC for CCD Image Sensor," IKEEE, vol.13, no.4, pp.63-68, 2009.
  3. Behzad Razavi, "Design of Analog CMOS Integrated Circuits," Hanbit media, pp.353-406, 2011.
  4. Liu Zhiming, "A 1.8V LDO voltage regulator with foldback current limit and thermal protection," Journal of semiconductors, vol.30, No.8. 2008. DOI: 10.1088/1674-4926/30/8/085007
  5. H. Pooya Forghani-Zadeh and Gabriel A. Rincon-Mora(2006) Low-Power CMOS Ramp Generator Circuit for DC-DC Converters. journal. ASP.
  6. Behzad Razavi, "Design of Analog CMOS Integrated Circuits," Hanbit media, pp.353-406, 2011.
  7. Behzad Razavi, "Design of Analog CMOS Integrated Circuits," Hanbit media, pp.295-326, 2011.
  8. Yong-Seo Koo, "A design of low-area low drop-out regulator using body bias technique," IEICE Electronics Expresss, vol.10, no.19, pp.1-12. 2013. DOI: 10.1587/elex.10.20130300