잡음전력비를 이용한 온-웨이퍼형 DUT의 잡음상관행렬 측정

Measurement of Noise Wave Correlation Matrix for On-Wafer-Type DUT Using Noise Power Ratios

Abstract

본 논문에서는 온-웨이퍼형 DUT 측정을 위한 입력 터미네이션의 정의방법을 제안하였으며, 제안된 방법으로 새롭게 정의된 입력 터미네이션과 잡음전력비에 기초한 잡음상관행렬 측정방법을 이용, 온-웨이퍼형 DUT의 잡음상관행렬을 측정하였다. 그리고 온-웨이퍼 DUT를 측정하기 위해 웨이퍼 프로브와 바이어스-티가 포함된 잡음측정 구성을 보였다. 온-웨이퍼형 DUT 측정을 위한 입력 터미네이션을 정의하기 위해서는 바이어스-티와 프로브 그리고 open으로 종단된 선로가 결합된 어댑터의 S-파라미터가 필요하며, 이를 위해 1-포트 측정을 통해 어댑터의 2-포트 S-파라미터를 결정하는 방법을 보였다. 이 측정된 어댑터의 S-파라미터 이용, 온-웨이퍼형 DUT 측정을 위한 새로운 입력 터미네이션을 정의하는 방법을 보였다. 제안된 방법으로 1.5 dB의 잡음지수를 갖는 칩 소자의 잡음상관행렬을 측정하였고, 측정된 잡음상관행렬을 이용하여 칩 소자의 잡음 파라미터 결과를 얻었다. 칩 소자의 잡음 파라미터 결과는 칩 소자의 데이터시트에 있는 잡음 파라미터 결과와 유사한 결과를 보였으며, 반복 측정을 통해 측정된 결과가 신뢰할 수 있는 결과임을 보였다.

In this paper, we propose a method for defining the input termination for on-wafer-type device under test (DUT) measurement. Using the newly defined input termination and noise wave correlation matrix (NWCM) measurement method based on noise power ratio, the NWCM of the on-wafer-type DUT was measured. We demonstrate a noise measurement configuration that includes wafer probes and bias tees to measure the on-wafer DUT. The S-parameter of the adapter that combines the bias tee, probe, and a line terminated by open is required to define the input termination for on-wafer DUT measurement. To measure the S-parameter of the adapter, a 2-port S-parameter measurement method using 1-port measurement is introduced. Using the measured S-parameters, a method for defining the new input termination for on-wafer-type DUT measurement is applied. The proposed method involves the measurement of the NWCM of the chip with a 1.5 dB noise figure. The noise parameters of the chip were obtained using the measured NWCM. The results indicate that the obtained values of the noise parameters are similar to those mentioned on a datasheet for the chip. In addition, repeated measurements yielded similar results, thereby confirming the reliability of the measurements.

그림 2. NWCM 측정 구성 Fig. 2. Measurement set-up of NWCM.

그림 3. 온-웨이퍼형 DUT의 구성 Fig. 3. Configuration of on-wafer type DUT.

그림 4. 프로브와 선로가 결합된 2-포트 회로망 Fig. 4. Cascaded connection of probe and microstrip line.

그림 5. 프로브와 선로가 결합된 구조의 2-포트 S-파라미터 측정구성 Fig. 5. 2-port S-parameter measurement set-up for combined structure of probe and microstrip line.

그림 6. TRL 교정용 기판 구성 Fig. 6. Configuration of substrate for TRL calibration.

그림 7. 바이어스-티의 삽입손실 측정결과 Fig. 7. Measurement results of insertion loss for bias-tee.

그림 8. 제작된 TRL 교정용 기판 Fig. 8. Fabricated substrate for TRL calibration.

그림 9. 프로브와 선로가 결합된 구조의 2-포트 S-파라미터 검증을 위한 측정 Fig. 9. Measurement for 2-port S-parameter verification of combined structure of probe and microstrip line.

그림 10. S_m1 + S_m2와 S_t의 측정결과 비교 Fig. 10. Comparison of measurement results for S_m1+S_m2 and S_t.

그림 11. MGA-72543 칩이 조립된 온-웨이퍼형 DUT Fig. 11. On-wafer type DUT composed of MGA-72543 chip.

그림 12. MGA-72543 칩의 S-파라미터 측정결과 Fig. 12. S-parameter measurement results of MGA-72543 chip.

그림 13. 온-웨이퍼 DUT 측정을 위한 장비 구성 Fig. 13. Instrumentation set-up for on-wafer type DUT measurement.

그림 14. MGA-72543 칩의 잡음 파라미터 측정결과 Fig. 14. Noise parameter measurement results of MGA-72543.

그림 1. S-행렬과 잡음파를 이용한 2-포트 회로망의 표현 Fig. 1. Representation of a two-port network using S-matrix and noise wave.

표 1. 반복 측정에 대한 측정결과들의 최대 표준편차 Table 1. The maximum standard deviation of the measurement results for repeated measurement.