Journal of IKEEE (전기전자학회논문지)

Institute of Korean Electrical and Electronics Engineers (한국전기전자학회)
권호 표지
DOI QR코드

DOI QR Code

PWM Control of Reduced Switch Z-Source Inverter

스위치 저감형 Z-Source Inverter PWM 제어

  • Kim, Seong-Hwan (Dept. of Electrical & Control Engineering, Mokpo National University) ;
  • Park, Tae-Sik (Dept. of Electrical & Control Engineering, Mokpo National University)
  • Received : 2019.02.27
  • Accepted : 2019.03.04
  • Published : 2019.03.31
Download PDF
⟨ Previous Next ⟩

Abstract

In this paper, we propose a new Z-source inverter structure to reduce switching elements and PWM pulse control method. Z-network is connected between the inverter backplane and ground, rather than between the DC voltage and the inverter in an improved Z-source inverter. And the improved Z-source inverter has the advantages of limiting the capacitor inrush current and reducing the capacitor voltage stress. We have proposed a topology of a new type of switch-reduced improved Z-source inverter that reduces the number of switches from six to four in an improved Z-source inverter and developed a PWM control method suitable for the proposed topology. The characteristics and the performance of the proposed method were verified by using PSIM simulation.

본 논문에서는 스위칭 소자를 줄이기 위한 새로운 Z-소스 인버터의 구조와 PWM 펄스 제어 방법에 대하여 제안하였다. 개선된 Z-소스 인버터는 Z-네트워크가 DC전압과 인버터 사이가 아닌 인버터 뒷단과 접지 사이에 연결되며, 이러한 개선된 Z-소스 인버터는 커패시터 돌입 전류 제한 기능과 커패시터 전압 스트레스가 작은 장점을 가지고 있다. 개선된 Z-소스 인버터에서 스위치를 6개에서 4개로 줄이는 새로운 형태의 스위치 저감형 Z-소스 인버터의 Topology를 제안하고, 제안된 Topology에 적합한 PWM 제어 방법을 개발하였다. 제안된 방법은 PSIM 시뮬레이션을 통해 특성과 성능을 확인하였다.

Keywords

JGGJB@_2019_v23n1_53_f0001.png 이미지

Fig. 1. Basic structure of a ZSI. 그림 1. Z-소스 인버터의 기본 구조

JGGJB@_2019_v23n1_53_f0002.png 이미지

Fig. 2. improved Z-soruce Inverter. 그림 2. 개선된 Z-소스 인버터

JGGJB@_2019_v23n1_53_f0003.png 이미지

Fig. 3. Z-Source B4 Inverter with split DC voltage. 그림 3. 분리된 DC 전압을 갖는 Z-소스 B4 인버터

JGGJB@_2019_v23n1_53_f0004.png 이미지

Fig. 4. PWM strategy of Z-Source B4 Inverter. 그림 4. Z-소스 B4 인버터의 PWM 방법

JGGJB@_2019_v23n1_53_f0005.png 이미지

Fig. 5. Z-Source B4 Inverter with split capacitor. 그림 5. 분리된 커패시터를 갖는 Z-소스 B4 인버터

JGGJB@_2019_v23n1_53_f0006.png 이미지

Fig. 6. Improved Z-Source B4 Inverter. 그림 6. 개선된 Z-소스 B4 인버터

JGGJB@_2019_v23n1_53_f0007.png 이미지

Fig. 7. Voltage vectors of Improved Z-Source B4 Inverter. 그림 7. 개선된 Z-소스 B4 인버터의 전압벡터도

JGGJB@_2019_v23n1_53_f0008.png 이미지

Fig. 8. PWM patterns of Improved Z-Source B4 Inverter. 그림 8. 개선된 Z-소스 B4 인버터의 PWM 패턴

JGGJB@_2019_v23n1_53_f0009.png 이미지

Fig. 9. PSIM Simulation Model of proposed Improved Z-Source B4 Inverter. 그림 9. 제안된 Z-소스 B4인버터의 PSIM 시뮬레이션 모델

JGGJB@_2019_v23n1_53_f0010.png 이미지

Fig. 10. Simulation Waveforms of the Proposed system. 그림 10. 제안된 시스템의 시뮬레이션 파형

Table 1. Voltages according to switching pattern. 표 1. 스위칭 패턴에 따른 각 상의 전압

JGGJB@_2019_v23n1_53_t0001.png 이미지

References

  1. F. Z. Peng, "Z-Source Inverter," IEEE Trans. Ind. Appl., vol. 39, no. 2, pp. 504-510, 2003. DOI: 10.1109/TIA.2003.808920
  2. F. Z. Peng, M.Shen, and Z. Qian, "Maximum Boost Control of the Z-Source Inverter," IEEE Trans. Power Electron., vol. 20, no. 4, pp. 833-838, 2005. DOI: 10.1109/TPEL.2005.850927
  3. Y. Tang, S. Xie and C. Zhang, "An Improved Z-Source Inverter," IEEE Trans. Power Electron., vol. 26, no. 12, pp. 3865-3868, 2011. DOI: 10.1109/TPEL.2009.2039953
  4. M. Correa, C. Jacobina, E. Silva and A. Lima, "A General PWM Strategy for Four-Switch Three-Phase Inverters," IEEE Trans. Power Electron., vol. 21, No. 6, pp. 1618-1627, 2006. DOI: 10.1109/TPEL.2006.882964
  5. G. Kim and T. Lipo, "VSI-PWM Rectifire/Inveter System with a Reduced Swithch Count," IEEE Trans. on Ind. Appl., vol. 32, no. 6, pp. 1331-1337, 1996. DOI: 10.1109/28.556635
  6. E. Najimi, M. Nohamadian and S. Dehghan, "Z-Source Three-Phase Four-Switch Inverter with DC Link Split Capacitor and Comprehensive Investigation of Z-Source Three-Phase Four- Switch Inverters," Electronics and Drive Systems Technology (PEDSTC) pp. 25-31, 2012. DOI: 10.1109/PEDSTC.2012.6183341