

https://doi.org/10.7236/JIIBC.2019.19.6.79
JIIBC 2019-6-12

소형 밀리미터파 레이더를 위한 실시간 데이터 전처리 방법 연구

A Study on Real-time Data Preprocessing Technique for Small Millimeter Wave Radar

최진규*, 신영철**, 홍순일**, 박창현*, 김윤진*, 김홍락*, 권준범*

Jinkyu Choi*, Youngcheol Shin**, Soonil Hong**, Changhyun Park*,
Younjin Kim*, Hongrak Kim*, Junbeom Kwon*

요약 최근 소형 레이더는 한번의 타격으로 표적의 시스템을 무능화시키기 위해 높은 거리해상도를 갖는 소형 밀리미터 파 레이더 개발을 요구한다. 높은 거리해상도를 갖는 소형 밀리미터파 레이더가 표적을 획득하고, 추적하기 위해서는 대용량의 데이터를 실시간으로 처리해야한다. 본 논문에서는 소형 밀리미터파 레이더에서 요구하는 대용량의 데이터를 실시간으로 처리하기 위한 실시간 데이터 전처리 방법을 정리하였다. 또한 실시간 데이터 전처리 방법으로 제시한 디지털 IF(Intermediate Frequency) 수신기, Window처리, DFT(Discrete Fourier Transform)를 FPGA (Field Programmable Gate Array)를 활용하여 구현하였다. 마지막으로 구현한 실시간 데이터 전처리 모듈은 소형 밀리미터 파 레이더를 위한 신호처리기에 적용하여 실시간 데이터 전처리 기능과 관련된 성능시험으로 검증하였다.

Abstract Recently, small radar require the development of small millimeter wave radar with high distance resolution to disable the target's system with a single strike. Small millimeter wave radar with high distance resolution need to process large amounts of data in real time to acquire and track target. In this paper, we summarized the real-time data preprocessing method to process the large amount of data required for small millimeter wave radar. In addition, the digital IF(Intermediate Frequency) receiver, Window processing, and, DFT(Discrete Fourier Transform) functions presented by real-time data preprocessing are implemented using FPGA(Field Programmable Gate Array). Finally the implemented real-time data preprocessing module was applied to the signal processor for small millimeter wave radar and verified by performance test related to the real-time preprocessing function.

Key Words : Millimeter Wave, Radar, signal processor, digital IF receiver

1. 서 론

최근 소형 레이더는 한번의 타격으로 표적의 시스템을

무능화시키기 위해 표적의 정확한 타격지점을 구분할 수 있는 시스템을 요구한다. 이러한 소형 레이더의 요구사항을 만족시키기 위해 높은 거리 해상도를 갖는 밀리미터

*정회원, LIG넥스원(주)

**정회원, (주)넵코어스

접수일자: 2019년 9월 26일, 수정완료: 2019년 11월 5일

게재확정일자: 2019년 12월 6일

Received: 26 September, 2019 / Revised: 5 November, 2019 /

Accepted: 6 December, 2019

*Corresponding Author: jinkyuch@lignex1.com

Dept. Seeker & EO/IR R&D Lab, LIG Nex1 Co., Ltd. Korea.

파 대역의 소형 레이더 개발에 많은 노력을 기울이고 있다. 높은 거리 해상도를 갖는 소형 밀리미터파 레이더 시스템은 표적을 획득하고, 추적하기 위해 대용량의 데이터를 실시간으로 처리할 수 있는 신호처리 방법이 필요하다.

본 논문에서는 소형 밀리미터파 레이더에서 요구하는 실시간 대용량 데이터 처리를 위해 필요한 실시간 데이터 전처리 방법에 대해 정리하였다. 실시간 데이터 전처리를 위해서는 프로세서와 메모리의 증가가 필요하지만 소형 밀리미터파 레이더의 특성상 공간적 제약에 문제점을 갖게 된다. 본 논문에서는 이러한 문제점을 해결하기 위해 고속의 병렬 데이터 처리가 가능한 FPGA를 활용하여 실시간 데이터 전처리 기능을 구현하는 방안을 제안하였다. 소형 밀리미터파 레이더가 표적을 추적하고, 획득하기 위한 알고리즘을 운용하기 전에 고속의 병렬 데이터 처리가 필요한 신호처리과정은 주파수하향변환, Window 처리, 푸리에 변환이 있다.

본 논문에서는 소형 밀리미터파 레이더의 대용량 데이터를 실시간으로 처리하기 위해 디지털 IF 수신기, Window 처리, DFT 모듈을 설계하고, FPGA에 적용하여 실시간 데이터 전처리 기능을 구현하였다. 디지털 IF 수신기는 입력 신호의 주파수 하향 및 데이터 분주하는 역할을 수행한다. 또한 소형 레이더 시스템의 중간주파수 신기의 기능을 대신하여 소형 레이더의 소형화에 이득을 줄 수 있다. 높은 거리 해상도에서 신호를 분석하기 위한 OOOOO포인트의 실시간 푸리에변환은 고속 병렬 연산이 가능한 FPGA를 이용한 DFT 모듈의 구현하여 후처리 프로세서가 표적의 획득 및 추적을 위한 시간적 여유를 확보 하였다. 이렇게 구현된 디지털 IF 수신기, Window 처리, DFT 모듈은 소형 밀리미터파 레이더를 위해 제작된 신호처리기를 사용하여 검증하였다.

II. 실시간 전처리 모듈 설계

소형 밀리미터파 레이더의 신호처리를 위한 실시간 전처리 흐름도는 그림 1과 같다. 수신부에서 출력되는 OGHz의 고주파 RF 신호를 수신하여 ADC, DDC를 포함하는 디지털 IF 수신기를 통해 소형 밀리미터파 레이더에서 요구하는 주파수 대역으로 주파수하향 변환 한다. 그리고 Window 처리된 데이터를 이용하여 실시간 푸리에변환을 할 수 있는 DFT 처리를 통해 주파수 영역으로 변환시킨다. 주파수영역으로 변환된 데이터는 표적의 신호가 예측된 구간의 데이터만 프로세서에 전달하여, 표적

을 획득하고, 추적에 필요한 알고리즘을 운용한다.




그림 1. 실시간 전처리 흐름도
Fig. 1. Real-time preprocessing flowchart

1. 디지털 IF 수신기 설계

소형 밀리미터파 레이더의 디지털 IF 수신기는 주파수 하향변환 및 데이터율을 분주하는 역할을 수행한다. 본 절에서는 OGHz의 RF신호를 처리할 수 있는 고성능 ADC와 FPGA를 활용하여 설계한 디지털 IF 수신기에 대해 정리하였다.

본 논문에서 구현한 디지털 IF 수신기는 신호처리기에 입력되는 OGHz의신호를 OOOKHz로 주파수 하향변환 하고, OGsps의 데이터율을 OMHz의 데이터율로 분주 처리한다.

본 논문에서 설계한 디지털 IF 수신기의 블록도는 그림 2와 같다.^[6] 디지털 IF 수신기는 OGHz의 신호를 고성능 ADC를 활용하여 O.OGHz의 Under Sampling으로 1차 주파수 하향변환을 하고, ADC 내부의 DDC를 활용하여 2차 주파수 하향변환, FPGA에 설계한 DDC에서 3차 주파수 하향 변환으로 최종 신호처리 주파수에도달하도록 설계하였다.





그림 2. 디지털 IF 수신기 블록도
Fig. 2. Block diagram of Digital IF receiver

그림 3의 (a)는 고성능 ADC를 모델링한 시뮬레이션 결과이다. 그림 3의 (b)는 FPGA에 설계한 DDC를 모델링한 시뮬레이션 결과이다. 시뮬레이션 결과와 계산치가 동일함으로 설계된 디지털 IF 수신기의 모델을 확인하였다.



(a) ADC 모델링 결과 (b) DDC 시뮬레이션 결과

그림 3. 디지털 IF 수신기 시뮬레이션 결과
 Fig. 3. Simulation result of Digital IF receiver






그림 4. System Generator를 사용한 DDC 구현
 Fig. 4. DDC implementation using System Generator

디지털 IF 수신기의 구현은 그림 4와 같이 System generator를 이용하여 구현하였다. System generator는 Matlab simulink와 Xilinx의 vivado를 결합한 툴로 Matlab에서 사용한 모델링의 계수 및 기타 설계사항들을 동일하게 반영하여 VHDL의 IP형태로 구현하고 관리할 수 있는 장점이 있다.

소형 밀리미터파 레이더를 위한 신호처리에 구현한 디지털 IF 수신기를 FPGA에 적용하여 검증한 결과는 그림 5와 같다. 그림 5의 (a)는 Xilinx사의 Vivado에서 지원하는 기능으로 실제 FPGA에서 처리된 결과를 나타낸 것으로 ADC의 처리결과를 시간영역에서 확인된 결과이다. (b)는 ADC에서 처리된 시간영역의 데이터를 로깅하여 주파수영역으로 변환한 결과로 계산치와 동일함을 확인하여 정상적으로 구현되었음을 확인하였다. (c)는 FPGA내부에 설계된 DDC가 FPGA 내부에서 처리된 결과를 시간영역에서 나타낸 것이다. (d)는 (c)의 데이터를 로깅하여 주파수영역으로 변환한 결과로 계산치와 동일함을 확인하여 구현한 DDC가 정상적으로 운용됨을 확인하였다.



(a) ADC 출력 결과 (b) ADC 출력 FFT 결과



(c) DDC 출력 결과 (d) DDC 출력 FFT 결과

그림 5. FPGA를 사용한 디지털 IF 수신기 처리 결과
 Fig. 5. Processing result of Digital IF receiver using FPGA

2. Window처리 및 DFT 모듈 설계

소형 밀리미터파 레이더의 신호처리는 고해상도로 표적을 획득하고, 추적하여 한번의 타격으로 표적을 무능화시키기 위해 기존 소형 레이더의 신호처리보다 많은 양의 데이터 처리를 요구한다. 최종 데이터율이 000kbps에서 0Mbps으로 증가함과 동시에 푸리에변환을 위한 샘플수도 0000개에서 00000개로 증가하였다. 그래서 후처리를 위한 프로세서에서 Window 및 푸리에변환을 주어진 시간안에 실시간으로 처리하여 표적의 획득과 추적이 필요한 알고리즘을 처리하는데 시간적 한계에 도달하게 된다. 이러한 문제점을 해결하고, 다채널의 데이터를 처리해야하는 소형 밀리미터파 레이더 특성을 고려하였을 때 다수의 프로세서와 데이터를 저장하기 위한 메모리 용량의 증가가 필요하지만 이를 구현하기 위해서는 공간적 제약에 어려움이 발생한다. 이러한 문제점을 해결하기 위해 본 논문에서는 실시간 대용량 데이터 처리를 위한 Window 및 푸리에변환 방안을 고려하였다. Window 및 푸리에변환은 그림 1과 같이 디지털 IF 수신기 출력을 시간영역에서 Window 처리한 결과를 실시간으로 푸리에변환 할 수 있는 DFT를 구현하였다. DFT는 푸리에 변환에 필요한 모든 샘플이 수집되는 시점에서 푸리에 변환이 완료되는 방법으로 프로세서에서 표적을 획득하고, 추적하기 위해 필요한 운용 시간을 확보해

준다. 또한, 기존의 프로세서가 하던 역할을 FPGA에서 수행함으로써 추가적인 프로세서와 메모리의 증가를 요구하지 않아 공간적 제약을 받지 않는다. 본 논문에서는 DFT를 통한 푸리에변환 후에 표적 신호가 예측된 구간의 데이터만 FPGA에서 프로세서로 전달하여 데이터 전송시간을 최적화 하였다. 그림 6은 실시간 데이터 전처리를 위한 Window 처리 및 DFT 블록도이다.




그림 6. Window 및 DFT 블록도
Fig. 6. Block diagram of Window and DFT

본 논문에서 구현한 Window 처리는 Chebyshev 알고리즘을 적용하여 구현하였다. Window 처리를 위한 구조는 그림 6과 같이 FPGA 내부 메모리에 저장된 Window 계수를 곱셈 연산하여 구현하였다.

본 논문에서는 실시간으로 푸리에변환을 하기 위해 Cooley-Tukey 알고리즘을 적용하여 DFT모듈을 구현하였다. DFT 모듈을 통해 주파수영역으로 변환된 데이터는 OOOOO개의 데이터 중 그림 1과 같이 표적의 신호가 예측된 구간의 데이터만 프로세서로 전달하는 구조로 설계하였다.


본 논문에서 DFT 모듈을 구현하기 위해 사용한 Cooley-Tukey 알고리즘은 아래 수식과 같다.^[1] 그림 7은 Window 처리와 DFT를 모델링한 결과로 계산치와 동일함을 확인하였다.

$$F_n = \frac{1}{N} \sum_{k=0}^{N-1} f_k \cdot e^{-in \frac{2\pi}{N} k} \quad n = 0, 1, 2, \dots, N-1 \quad (1)$$

$$F_n = \frac{1}{N} \sum_{k=0}^{\frac{N}{2}-1} f_{2k} \cdot e^{-in \frac{2\pi}{N} 2k} + \frac{1}{N} \sum_{k=0}^{\frac{N}{2}-1} f_{2k+1} \cdot e^{-in \frac{2\pi}{N} (2k+1)} \quad (2)$$

$$F_n = \frac{1}{N} \sum_{k=0}^{\frac{N}{2}-1} f_{2k} \cdot e^{-in \frac{2\pi}{N/2} k} + e^{-in \frac{2\pi}{N}} \cdot \frac{1}{N} \sum_{k=0}^{\frac{N}{2}-1} f_{2k+1} \cdot e^{-in \frac{2\pi}{N/2} k} \quad (3)$$

$$F_n = E_k + e^{-in \frac{2\pi}{N}} \cdot O_k \quad (4)$$



(a) Window 모델링 결과 (b) DFT 모델링 결과

그림 7. Window 및 DFT 시뮬레이션 결과
Fig. 7. Simulation result of Window and DFT

Cooley-Tukey 알고리즘을 구현하기 위한 DFT 모듈 블록도는 그림 8과 같다. 그림 8의 블록도는 DFT 처리 후 표적 신호가 예측되는 구간의 영역만 출력함을 확인할 수 있다.






그림 8. DFT 블록도
Fig. 8. Block diagram of DFT



(a) Window 처리 출력 결과



(b) DFT 출력 결과

(c) DFT 데이터 후처리 결과

그림 9. FPGA를 사용한 Window 및 DFT 처리 결과
Fig. 9. Processing result of Window and DFT using FPGA

소형 밀리미터파 레이더를 위한 신호처리에 구현한 Window 처리 및 DFT 모듈을 FPGA에 적용하여 검증한 결과는 그림 9와 같다. 그림 9의 (a)는 Window 처리 결과를 시간영역에서 확인한 결과이고, (b)는 DFT 처리한 I(real), Q(image)를 확인한 결과이다. 또한 (c)는 (b)의 결과를 로깅하여, I와 Q를 후처리한 결과로 구현한 Window 처리 및 DFT 모듈이 FPGA에서 정상적으로 동작함을 확인하였다.

III. 신호처리기 성능시험

본 논문에서 설계한 실시간 데이터 전처리 기능은 모듈별 시뮬레이션과 구현된 모듈을 실제 FPGA에 적용하여 처리된 결과를 분석 및 검증하였다. 통합된 실시간 데이터 전처리 기능은 소형 밀리미터파 레이더를 위해 제작된 신호처리에 적용하여 신호처리기 성능시험으로 검증하였다. 실시간 데이터 전처리 기능과 관련된 신호처리기 성능시험 항목은 수신동적영역 시험, 도플러 주파수 측정 시험, 주파수 영역 설정 시험이 있다. 성능시험에 사용된 소형 밀리미터파 레이더를 위한 신호처리기의 구성은 그림 10과 같다.




그림 10. 신호처리기 기능도
 Fig. 10. Functional diagram of signal processor

1. 수신동적영역 시험

수신 동적 영역 시험은 4개의 입력 채널에 특정 주파수의 정현파 신호의 크기를 변경하며 입력하였을 때 실시간 데이터 전처리 과정을 거쳐 출력된 신호의 크기를 측정한다. 이때 신호처리 과정을 거친 출력된 신호의 크기와 입력 신호 크기 변화 값의 차를 선형성 오차로 정의한다. 소형 밀리미터파 신호처리기는 0dB구간에서 선형성 오차가 ± 1 dB이하로 유지되고, 채널간 오차도 ± 1 dB이하로 유지하는 구간을 동적영역으로 정의한다.

그림 11은 수신동적영역 시험 결과를 나타낸 것으로 수신동적영역이 0dB로 요구규격이 충족됨을 확인하였다.




그림 11. 선형성 오차 측정 결과
 Fig. 11. Test result of linearity error

2. 도플러 주파수 측정 시험

표 1. 도플러 주파수 측정 시험 결과
 Table. 1. Test result of doppler frequency

F _d (KHz)	이론치 (cell)	CH1 (cell)	CH2 (cell)	CH3 (cell)	CH4 (cell)
-10.0	442	442	442	442	442
-8.0	453	453	453	453	453
-6.0	465	465	465	465	465
-4.0	476	476	476	476	476
-2.0	488	488	488	488	488
0	499	499	499	499	499
2.0	511	511	511	511	511
4.0	523	523	523	523	523
6.0	534	534	534	534	534
8.0	546	546	546	546	546
10.0	557	557	557	557	557

도플러 측정 시험은 4개의 수신채널에 특정 주파수를 인가하고 정의된 중심 주파수를 변경하면서 신호처리 결과를 측정하여, 입력된 신호의 주파수 변화량을 기준으로 측정된 신호의 주파수를 비교하는 시험이다. 소형 밀리미터파 레이더는 ± 1 미만의 주파수 셀 오차의 요구규격을 필요로 한다. 표 1은 신호처리기의 도플러 주파수를 측정한 주파수 cell과 계산치를 비교한 것으로 요구규격을 만족함을 확인 할 수 있다.

3. 주파수 영역 설정 시험

주파수 영역 설정 시험은 특정 주파수의 신호를 수신 4채널에 인가하고, 주파수 설정 영역을 변경하면서 신호가 계산된 주파수 cell에 있는지 확인하는 시험이다. 이

때 요구되는 주파수 cell의 오차는 0이다. 표 2는 주파수 영역 변경시험 결과를 나타낸 것으로 정상적으로 DFT 처리가 이루어짐을 확인하였다.

표 2. 주파수 영역 설정 시험 결과
Table 2. Test result of frequency set point

설정영역 (cell)	이론치 (cell)	CH1 (cell)	CH2 (cell)	CH3 (cell)	CH4 (cell)
0	557	557	557	557	557
100	457	457	457	457	457
200	357	357	357	357	357
300	257	257	257	257	257
400	157	157	157	157	157
500	57	57	57	57	57

IV. 결론

본 논문에서는 소형 밀리미터파 레이더의 대용량 데이터 처리를 위해 실시간 데이터 전처리 방법을 정리하였다. 제한한 실시간 데이터 전처리 기능인 디지털 IF 수신기, Window, DFT모듈을 구현하고, 소형 밀리미터파 레이더를 위한 신호처리에 적용하였다. 또한 수신동적영역 시험, 도플러 주파수 측정시험, 주파수 영역 설정 시험으로 소형 밀리미터파 레이더를 위한 신호처리 요구 성능에 만족함을 확인하였다.

본 논문에서 구현한 실시간 데이터 전처리 기능의 통합시험을 통해 소형 밀리미터파 레이더에 적용하여 사용가능함을 확인하였다. 추후 개발되는 소형 밀리미터파 레이더의 경우 더 많은 대용량 데이터를 실시간으로 처리할 수 있는 시스템 요구하고 있다. 이러한 문제점을 해결하기 위해 실시간 데이터 전처리 및 하드웨어 구성에 대한 연구가 지속적으로 필요하다.

References

[1] RODGER E. ZIEMER, WILLAM H. TRANTER, D. RONALD FANNIN, "Signals and Systems", Macmillan Publishing Co. Inc., New York, 1983.
[2] Jongbok Lee, "Performance Study of Multicore Digital signal Processor Architecture", The Journal of The Institute of Internet, Broadcasting and Communication(JIIBC), Vol. 13, No. 4, pp. 171-177, August 2013.

[3] Simon Haykin, "Communication System", Second Edition, Wiley, 1983.
[4] Ki-Tak Moon, Moo-Hyun Hong, Joung Seok Lee, Kyung-Seok Kim, "Digital Down Converter System improving the computational complexity", The Journal of The Institute of Internet, Broadcasting and Communication(JIIBC), Vol. 10, No. 3, pp. 11-17, June 2010.
[5] Moo-Hyun Hong, Ki-Tak Moon, Ju-Seok Kim, Kyung-Seok Kim, "Linkage between Digital Down Converter System and Spectrum Sensing Method", The Journal of The Institute of Internet, Broadcasting and Communication(JIIBC), Vol. 10, No. 3, pp. 43-50, June 2010.
[6] Jin-Kyu Choi, Han-Chun Ryu, Seung-Wook Park, Ji-Hyun Kim, Jun-Beom Kwon, "A development of the High-Performane Signal Processor for the Compact Millimeter Wave Radar", The Journal of The Institute of Internet, Broadcasting and Communication(JIIBC), Vol. 17, No. 6, pp. 161-167, December 2017.
[7] Chaehwan Hwang, Suyeol Kim, Deokwoo Lee, "Detection of Apnea Signal using UWB Radar based on Short-Time-Fourier-Transform", Journal of the Korea Academia-Industrial cooperation Society, Vol. 20, no.7 pp151-157, July 2019.
[8] In-Sung Jeon, Sung-Taek Chung, "Design and Fabrication of signal Processor for Wideband Digital Receiver Based on AD Converter", Journal of KIIT, Vol. 15, No. 10, pp55-64, October. 2017.

저 자 소 개

최 진 규(정회원)



- 2004년 8월 : 원광대학교 전기전자공학(공학사)
- 2006년 8월 : 충남대학교 전자공학과(공학석사)
- 2006년 8월 ~ 2008년 10월 : 한국해양연구원
- 2008년 10월 ~ 현재 : LIG넥스원(주) 선임연구원
- 주요관심분야 : 디지털 신호처리, 임베디드 시스템, 레이더 신호처리

신 영 철(정회원)



- 2011년 2월 : 충북대학교 전자공학과 (공학사)
- 2013년 8월 : 충북대학교 제어로봇공학과(공학석사)
- 2013년 7월 ~ 현재 : 넵코어스(주) 전 입연구원
- 주요관심분야 : 디지털 신호처리, 디지털 하드웨어 설계, 레이더 신호처리

김 흥 락(정회원)




- 1995년 2월 : 대구대학교 전자전기컴퓨터학부(공학사)
- 1997년 8월 : 대구대학교 전자공학과 (공학석사)
- 1997년 7월 ~ 현재 : LIG 넥스원(주) 수석연구원
- 주요관심분야 : 밀리미터파 신호처리 기, 전원공급기, 밀리미터파 탐색기

홍 순 일(정회원)



- 2013년 2월 : 한밭대학교 전자공학과 (공학사)
- 2015년 8월 : 한밭대학교 전자공학과 (공학석사)
- 2016년 2월 ~ 현재 : 넵코어스(주) 전 입연구원
- 주요관심분야 : 디지털 신호처리, 고속 병렬 데이터 처리, 레이더 신호처리

권 준 범(정회원)



- 1997년 2월 : 연세대학교 전기전자공학과(공학사)
- 1999년 2월 : 포항공과대학교 전자전기공학과(공학석사)
- 1999년 2월~현재 : LIG 넥스원(주) 연구위원
- 주요관심분야 : 마이크로파 신호처리, 마이크로파 탐색기

박 창 현(정회원)



- 1997년 2월 : 성균관대학교 전자공학과(공학사)
- 1999년 2월 : 성균관대학교 전자공학과(공학석사)
- 1999년 3월 ~ 현재 : LIG 넥스원(주) 수석연구원
- 주요관심분야 : 안테나 설계 및 수치해석, RF 탐색기 시스템

김 윤 진(정회원)



- 1997년 2월 : 서울대학교 전기공학부 (공학사)
- 1999년 2월 : 서울대학교 전기공학과 (공학석사)
- 1999년 3월 ~ 현재 : LIG 넥스원(주) 수석연구원
- 주요관심분야 : 레이더 시스템, 마이크로파 탐색기