DOI QR코드

DOI QR Code

Logic Substitution Using Addition and Revision of Terms

항추가 및 보정을 적용한 대입에 의한 논리식 간략화

  • Kwon, Oh-Hyeong (Dept. of Aeronautic Computer Engineering, Hanseo University)
  • 권오형 (한서대학교 항공컴퓨터전공)
  • Received : 2017.07.18
  • Accepted : 2017.08.17
  • Published : 2017.08.31

Abstract

For two given logical expressions and, when expression contains the same part of the logical expression as expression, substituting for that part of expression is called a substituted logic expression. If a substituted relation is established between the logical expressions, there is an advantage in that the number of literals used in the whole logical expression can be greatly reduced. However, if the substituted relation is not established, there is no simplification effect obtained from the substituted expression. Previous methods proposed a way to find substituted relations between logical expressions for the given logical expressions themselves, and to calculate substituted expressions if only substitution is possible. In this paper, a new method for performing substitution with addition and revision of logic terms is proposed in order to perform substitution, even though there is no substituted relation between two logic expressions. The proposed method is efficiently implemented using a matrix that finds terms to be added. Then, by covering the matrix that has added terms, substituted logic expressions are found. Experiment results show that the proposed method for several benchmark circuits can reduce the number of literals, compared to existing synthesis tools.

2개 논리식에 대해서 어떤 논리식 F의 일부가 다른 논리식 G 전체를 포함하고 있을 때, 논리식 F의 일부분을 논리식 G로 대치한 식을 대입식이라고 한다. 논리식 사이에 대입 관계가 성립되면 전체 논리식에 사용된 리터럴 개수를 대폭 줄일 수 있는 장점이 있으나, 대입 관계가 성립하지 않는 경우 대입식으로부터 얻을 수 있는 간략화 효과가 없게 되어 상대적으로 리터럴 개수를 줄이는 효과가 줄어들게 된다. 지금까지의 연구들이 주어진 논리식들 자체에 대해서 논리식들 사이의 대입 관계를 찾고, 대입이 가능하면 대입식을 산출하기 위한 방법을 제안하였는데, 본 논문에서는 논리식들 사이에 대입식이 만들어지도록 필요한 항을 추가하고, 다시 추가된 항들에 대한 보정을 통해 대입식을 산출하는 논리합성 방법을 제안한다. 최적화하고자 하는 2개의 논리식들로부터 항추가를 위한 행렬을 만들고, 행렬에서 항이 추가 가능한 묶음 찾고 추가된 항에 대해 보정을 하여 대입식이 완성된다. 실험결과 여러 벤치마크 회로에 대하여 제안한 방법이 기존 합성도구보다 리터럴 개수를 줄일 수 있음을 보였다.

Keywords

References

  1. R. K. Brayton and C. McMullen, "The Decomposition and Factorization of Boolean Epressions," Proc. ISCAS, pp. 49-54, 1982.
  2. R. K. Brayton, R. Rudell, A. Sangiovanni-Vincentelli, and A. R. Wang, " MIS: A Multiple-Level Logic Optimization System," IEEE Trans. CAD, vol. 6, no. 6, pp. 1062-1081, 1987. DOI: https://doi.org/10.1109/TCAD.1987.1270347
  3. E. M. Sentovich, K. J. Singh, C. Moon, H. Savoj, R. K. Brayton, R. K., and A. Sangiovanni-Vincentelli, "Sequential Circuit Design Using Synthesis and Optimization," Proc. ICCD, pp. 328-333, 1992.
  4. S.-C. Chang and D. I. Cheng, "Efficient Boolean Division and Substitution Using Redundancy Addition and Removing," IEEE Trans. CAD, vol. 18, no. 8, pp. 1096-1106, 1999. DOI: https://doi.org/10.1109/43.775630
  5. O.-H. Kwon, "Logic Optimization Using Boolean Resubstitution", Journal of Korean Academia-industrial cooperation Society, vol. 10, no. 11, pp. 3227-3233, 2009. https://doi.org/10.5762/KAIS.2009.10.11.3227
  6. O.-H. Kwon and B. T. Chun, "Boolean Factorization Using Two-cube Non-kernels", Journal of Korean Academia-industrial cooperation Society, vol. 11, no. 11, pp. 4597-4603, 2010. https://doi.org/10.5762/KAIS.2010.11.11.4597
  7. L Amaru, P.-E. Gaillardon, G. De Micheli., "Majority-Inverter Graph: A New Paradigm for Logic Optimization," IEEE Trans. CAD, vol. 35, no. 5, pp. 806-819, 2016. DOI: https://doi.org/10.1109/TCAD.2015.2488484
  8. D. Kagaris. "MOTO-X: A Multiple-Output Transistor-Level Synthesis CAD Tool," IEEE Trans. CAD, vol. 35, no. 1, pp. 114-127, 2016. DOI: https://doi.org/10.1109/TCAD.2015.2448675
  9. S. Yang, "Logic Synthesis and Optimization Benchmarks User Guide Version 3.0," Technical Report, Microelectronics Center of North Carolina, 1991.
  10. IWLS 2005 Benchmarks, http://iwls.org/iwls2005/benchmarks.html.