Journal of the Institute of Electronics and Information Engineers (전자공학회논문지)

The Institute of Electronics and Information Engineers (대한전자공학회)
권호 표지
DOI QR코드

DOI QR Code

A 4-channel 3.125-Gb/s/ch VCSEL driver Array

4-채널 3.125-Gb/s/ch VCSEL 드라이버 어레이

  • Hong, Chaerin (Dept. of Electronics Engineering, Ewha Womans University) ;
  • Park, Sung Min (Dept. of Electronics Engineering, Ewha Womans University)
  • 홍채린 (이화여자대학교 전자공학과) ;
  • 박성민 (이화여자대학교 전자공학과)
  • Received : 2016.09.29
  • Accepted : 2016.12.08
  • Published : 2017.01.25
Download PDF
⟨ Previous Next ⟩

Abstract

In this paper, a 4-channel common-cathode VCSEL diode driver array with 3.125 Gb/s per channel operation speed is realized. In order to achieve faster speed of the switching main driver with relatively large transistors, the transmitter array chip consists of a pre-amplifier with active inductor stage and also an input buffer with modified equalizer, which leads to bandwidth extension and reduced current consumption. The utilized VCSEL diode provides inherently 2.2 V forward bias voltage, $50{\Omega}$ resistance, and 850 fF capacitance. In addition, the main driver based upon current steering technique is designed, so that two individual current sources can provide bias currents of 3.0 mA and modulation currents of 3.3 mA to VCSEL diodes. The proposed 4-channel VCSEL driver array has been implemented by using a $0.11-{\mu}m$ CMOS technology, and the chip core occupies the area of $0.15{\times}0.18{\mu}m^2$ and dissipates 22.3 mW per channel.

본 논문에서는 채널 당 3.125-Gb/s 동작 속도를 갖는 4-채널 공통-캐소드 VCSEL 다이오드 드라이버 어레이 칩을 구현하였다. 스위칭 동작하는 메인 드라이버의 동작속도 향상을 위해, 액티브 인덕터를 사용한 전치증폭단과 이퀄라이저 기능을 탑재한 입력버퍼단으로 구성하였다. 특히 개선된 입력버퍼단의 경우, 주파수 영역의 피킹으로 대역폭 증대뿐 아니라 비교적 적은 전류로 동작하도록 설계하였다. 본 논문에서 사용한 VCSEL 다이오드는 2.2 V 순방향 전압과 $50{\Omega}$ 기생저항 및 850 fF 기생 캐패시턴스를 갖는다. 또한, 3.0 mA 변조전류 및 3.3 mA 바이어스 전류로 동작하므로, 두 개의 독립적인 전류소스로 구동 가능한 current steering 기반의 메인 드라이버를 설계하였다. 제안한 4-채널 광 송신기 어레이 칩은 $0.11-{\mu}m$ CMOS 공정을 이용하여 제작하였다. 칩 코어의 면적은 $0.15{\times}0.18{\mu}m^2$ 이며, 채널 당 22.3 mW 전력소모를 갖는다.

Keywords

References

  1. B. Chomycz, 'Planning Fiber Optics Networks', McGraw-Hill, pp. 23-54, 2009.
  2. J. Tak et al., "A Multi-Channel Gigabit CMOS Optical Transmitter Circuit", J. of Institute of Electronics and Information Engineers, Vol. 48, No. 12, pp. 1-6, Dec. 2011.
  3. G. P. Agrawal, 'Fiber-Optic Communication Systems', Willey, pp. 75-137, 2002.
  4. E. Sackinger, 'Broadband Circuits for Optical Fiber Communication', Wiley, pp. 259-312, 2005.
  5. D. Lee et al., "아날로그 어댑티브 이퀄라이저를 이용한 120-dB 8-Gb/s CMOS 광 수신기", J. of Institute of Electronics and Information Engineers, Vol. 45, No. 6, pp. 1-6, Jun. 2008.
  6. J. Ahadian et al., "A quad 2.7Gb/s parallel optical transceiver," IEEE Radio Frequency Integrated Circuits(RFIC) Symposium, pp. 13-16, 2004.
  7. S. Goswami et al., "A 96Gb/s-throughput transceiver for short-distance parallel optical links," IEEE Tech. Digest of Int. Solid-State Circuits, pp. 230-231, Feb. 2008.