



그래핀 소자 기술

I. 서론

1. 그래핀 이론 및 연구동향

“세상에서 가장 얇고 강철보다 단단하며 단 1g의 무게로 축구장 전체를 덮을 수 있는 물질.” 흔히 그래핀(graphene)을 소개할 때 나오는 이야기다. 그래핀은 우리가 자주 사용하는 연필심에 쓰이는 흑연의 구성 물질로 흑연을 뜻하는 그래파이트(graphite)에 탄소 이중 결합을 가진 분자를 의미하는 접미사 -ene을 결합하여 만든 용어이다. 그래핀은 벌집구조의 탄소원자 한 층으로 된 0.34nm 두께의 2차원 평면 막을 뜻한다. 이러한 그래핀을 이용하여

그래핀은 벌집 구조의 탄소원자 한 층으로 된 0.34 nm 두께의 2차원 평면막을 갖고 있다.

〈그림 1〉에서 보이는 것처럼 하나의 그래핀을 층층이 쌓으면 3차원의 흑연이 만들어지고 길게 말거나 둥글게 말 경우 1차원의 탄소나노튜브(CNT)나 0차원의 풀러린(C₆₀)가 된다.

그래핀의 개념에 대해서는 오래 전부터 논의가 되어왔으나, 2004년 영국 맨체스터 대학의 Geim교수 연구팀이 스키타이프를 이용하여 아주 간단하게 결정성이 매우 높은 흑연인 HOPG(Highly Oriented Pyrolytic Graphite)에서 한 층의



이병훈
광주과학기술원



황현준
광주과학기술원



장경은
광주과학기술원




김소영
광주과학기술원



김윤지
광주과학기술원



유원범
광주과학기술원



〈그림 1〉 탄소동소체인 그래핀과 흑연, 카본나노튜브, 풀러린

그래핀 막을 분리하여 소자를 구현하고 물성을 연구한 내용이 사이언스지를 통해 발표되면서, 그래핀은 소재분야에서의 신데렐라와 같은 존재가 되었으며, 이후 Geim 교수 그룹은 2010년 노벨 물리학상의 주인공이 되었다^[1].


위에 언급한 바와 같이 그래핀의 물리적 특성에 대한 연구는 기계적 박리방법을 이용하여 만들어진 작은 조각(flake) 구조를 통해 시작되었다^[1]. 스카치 테이프를 사용하여 HOPG를 붙였다 떼기를 반복한 후 실리콘 산화막 기판 위에 전사를 하다보면, 우연하게 아주 작은 면적의 그래핀 조각을 얻게 된다. 이 방식은 우수한 결정성을 갖는 HOPG를 사용하여 좋은 품질의 그래핀을 얻을 수 있기때문에, 그래핀의 양자 홀 효과 등과 같은 기초적인 물리현상 연구에는 매우 유용한 방법이지만 그 크기나 형태를 제어 할 수 없기에 균일한 전기적 특성을 가지는 다수의 소자를 제작하기 어렵다.

이러한 한계를 극복하고자 그래핀 성장 방법에 관한 다양한 연구개발이 진행되었는데, 아주 짧은 시간에 엄청난 기술발전이 이루어지면서, 이 분야에 대한 기대수준이 매우 높아지는 계기가 되었다. 초기에는 실리콘 카바이드(SiC)와 같이 탄소가 결정에 흡착되거나 포함되어 있는 재료를 1500℃ 이상 고온 열처리를 하여 Si만 승화시키고 남아 있는 탄소원자들을 결합시켜 그래핀을 형성하는 에피텍셜 합성방법과^[6] 이를 발전시켜 고온열처리에 의한 그래핀의 손상을 줄이기 위해 고출력 레이저를 사용하여 낮은 온도에서 그래핀을 성장시키는 레이저 성장법이 연구되었다^[7]. 흑연을 강산과 산화제 등으로 산화시킨

그래핀은 광투과도가 97% 이상이며, 구리보다 약 100 배 이상의 전류를 전달할 수 있고 실리콘 보다 100 배 이상 큰 전하 이동도를 갖는다.

후 산화흑연의 산화환원 과정을 통한 화학적 박리방법 등이 연구되었다^[8]. 이후 화학기상증착법(CVD (Chemical Vapor Deposition))을 이용하여 Ni, Cu 등과 같은 촉매 금속에 1000℃ 이상의 고온에서 메탄, 수소 등의 혼합가스를 반응시켜 그래핀을 성장하는 공정이 개발되었다^[2-5]. 이 공정은 고온에서 열처리 한 후 냉각 과정을 거치기 때문에 그래핀과 촉매금속 사이의 열팽창 계수 차이에 의한 그래핀에 주름이 생기거나 찢어지는 등의 문제가 있지만,


대면적 성장이 가능해짐에 따라, 그래핀에 관한 연구가 급속도로 진행되는 계기를 마련하였다. 〈그림 2〉에 그래핀의 성장 방법과 관련된 논문들로부터 발췌한 대표적 예시들을 정리하였다.



〈그림 2〉 그래핀 성장 방법 (a)박리 (b)에피텍셜 성장 (c),(d) 화학증착 방법

〈표 1〉 그래핀의 기본적인 성질 비교

성질	특성	그래핀	비교
전기적 성질	전하이동도	20,000cm ² /Vs	실리콘의 100배, 구리의 150배
	최대 전류밀도	~5.0×10 ⁸ A	구리의 100배
	면저항	<50Ω/□	구리의 35%미만, 탄소나노튜브의 10%미만
기계적 성질	강도	1,000GPa	강철의 200배
	신축성	원면적의 20%	ITO의 경우 1%미만
광학적 성질	투과도	98%	ITO와 유사
열적 성질	열전도율	5,000W/mK	다이아몬드 2배, 탄소나노튜브의 1.5배



〈그림 3〉 주요 국가별 응용분야별 특허 분석

그래핀 공정이 이렇게 짧은 기간에 비약적으로 발전하게 된 것은 <표 1>에 정리한 것과 같이 그래핀의 물성이 다른 재료들과 비교하여 뛰어난 점이 많고, 다양한 분야에서 응용이 가능할 것으로 기대 되기 때문이다.

그래핀은 단원자 한 층으로 이루어져 있기 때문에 두께가 매우 얇으며 광투과도가 97%이상으로 매우 우수하다^[9]. 또한 매우 독특한 에너지밴드 구조를 가지고 있어 전자가 마치 질량이 없는 것처럼 이동하고, 상온에서 단위 면적당 구리보다 약 100배 더 많은 전류를 전달할 수 있으며, 기존 실리콘과 비교하여 최고 100배 이상 빠른 전하이동도를 갖는다^[10-11]. 열전도성이 다이아몬드와 비교하여 2배 이상 높으며^[12] 탄소원자가 그물처럼 연결된 벌집구조를 가지고 있기 때문에, 공간적인 여유로 인해 신축성이 있으며 강철과 비교하여 200배 이상의 높은 강도를 자랑한다^[13]. 특히 투명하고 유연한 전극소재로 활용될 수 있어서 ITO(Indium Tin Oxide)를 대체할 수 있는 투명전극이나, 플렉서블 디스플레이용 소재로 활용 될 수도 있을 것으로 생각되고 있다^[14]. 이외에도 고효율 장수명의 이차전지 및 슈퍼 캐패시터 전극 재료 등으로 개발이 진행되고 있다^[15].


현재 그래핀에 대한 연구는 기초 및 응용 분야에 집중하고 있으나, 향후 3~5년 이후 본격적인 상용화가 시작될 것으로 전망되고 있으며, 특히 우리나라의 경우 R&D 단계부터 세계적인 수준의 경쟁력을 가지고 있어, 반도체, 디스플레이, 자동차 분야등 다양한 분야에서 상용화 기술을 개발하기위한 집중적인 투자가 진행되고 있다. 관

련특허출원도 2000년 이후부터 급격히 증가하여, 국내 특허는 반도체 분야에서 76건으로 가장 많은 특허가 나왔으며 이외 이차전지 및 슈퍼캐패시터와 같은 에너지 분야, 터치패널이나 OLED 등의 디스플레이 분야, 복합필름 및 전자파 차폐소재 등에 관한 복합소재에 대한 특허 및 연구도 꾸준히 증가하고 있다. <그림 3>은 각 나라별 응용 분야에 따른 특허 분석이다.


2. 그래핀 소자의 동작원리 및 장단점

그래핀이 세계적으로 주목받는 연구의 대상이 된 이유는 2차원 구조체라는 이유도 크지만 그래핀이 갖는 특이한 밴드구조 때문이다^[1]. 그래핀은 탄소원자가 벌집구조를 이루는 형태로 단위 셀에 2개의 탄소 원자가 존재한다. 탄소는 4개의 최외각 전자를 가지고 있어 다이아몬드의 경우 sp^3 혼성 결합을 이루고 있으나 그래핀의 경우 탄소 사이에 강한 결합인 σ 결합이 sp^2 혼성궤도를 이루고 남은 하나의 전자가 불완전한 π 결합을 이루고 있다. 이로 인하여 그래핀의 밴드구조는 벌집구조의 육각형 꼭지점에 위치한 탄소를 기준으로 전자가 가득 찬 valence 밴드와 전자가 없는 conduction 밴드가 꼭지점에서 만나게 되고 Fermi 준위에서 Dirac cone이라고 부르는 형태를 띄게 된다(<그림 4>). 이러한 밴드 구조상의 특징으로 인하여 그래핀의 전도특성에 관여하는 자유 전자들은 Dirac cone 부근에서 질량이 없는 광자와 비슷한 성질을 가지며 매우 높은 전하이동도를 갖게 된다.

그래핀의 독특한 특성 중 하나는 외부 전기장에 의해



〈그림 4〉 그래핀의 밴드구조



〈그림 5〉(a)그래핀 전계효과소자와 (b)외부 전기장에 의한 Fermi 준위와 전기전도도 변화

그래핀에 흐르는 전하의 종류가 바뀌는 것이다. 〈그림 5〉에서처럼 그래핀 전계효과소자에서 그래핀의 Fermi 준위가 외부 전기장에 의해 꼭지점을 기준으로 위 아래로 이동하게 되고 이에 따라 유도되는 전하의 종류가 바뀌게 된다. 이때 이 꼭지점을 전하중립점(Charge neutral point) 또는 Dirac point라고 부른다. 외부에서 양의 전기장이 가해지면 그래핀의 Fermi 준위가 위로 이동하여 전자가 유도되며 음의 전기장이 가해질 경우 Fermi 준위가 아래로 내려가며 정공이 그래핀 채널을 따라 이동하게 된다. 따라서 그래핀 소자는 외부 전기장에 따라 두 가지의 전하를 사용할 수 있다.

그래핀 전계효과소자는 이론적으로 Fermi 준위가 Dirac point에 위치할 경우 전하의 밀도가 0이 되기 때문에 전류가 거의 흐르지 않아야 하지만 그래핀 표면에 존재하는 불순물이나 그래핀 자체의 결함 등에 의해 일정량 이상의 전하가 존재하여 전류가 흐르게 된다. 이 때문에 가장 전도도가 높을 때와 낮을 때의 차이가 10-15 배정도로 제한되어, on-off ratio의 개념으로 보면 소자응용이 어려운 수준이라는 문제가 발생한다. 이 문제를 극복하기 위해, 그래핀에 밴드갭을 유도하려는 연구가 많이 진행되었으나, 밴드갭이 유도되면서 전하이동도가 급격히 낮아지는 단점이 있다.

또한 공기 중에 그래핀이 노출될 경우 수분이나 산소 분자 등에 의해 전하가 유도되어, 외부 전기장을 가하지 않은 상태에서 이미 전자나 정공이 자체적으로 유도되는 doping 현상을 보이게 된다. 이러한 한계로 인해 그래핀을 전자소자에 활용하려는 초기의 시도가 좌절되면서, 밴

드갭이 있는 다른 이차원 소재들에 대한 연구가 활발히 진행되고 있으나, 다른 이차원 소재들은 전하이동도가 그래핀에 비해 극히 낮은 수준이어서, 고성능전자소자보다는 디스플레이용 소자 등 제한된 용도로만 응용이 가능할 것으로 예측되고 있다.

본 논문에서는 위에서 언급된 그래핀의 여러가지 단점을 극복하고, 고성능 전자소자용 소재로 활용하기 위해 어떤 연구들이 진행되고 있는 지를 정리했다.


II. 그래핀 소자 특성 최적화 연구

1. 그래핀 표면 개선을 위한 공정연구


1.1. 표면 세정(Cleaning)

Cu 호일에 성장된 대면적 CVD 그래핀을 기판 위에 전사하기 위해서 내산성이 있고 점성을 가지며 쉽게 제거 가능한 PMMA(Poly Methyl Methacrylate)를 사용한다. 이후 PMMA를 제거하기 위해 아세톤을 사용하는데 이 과정에서 그래핀 표면에 PMMA가 모두 제거되지 않고 잔여물이 남게 된다. 또한 소자를 제작하는 과정에서 그래핀 채널 표면에 유기물 잔여물이 남게 되는데 이러한 잔여물이나 불순물은 그래핀 소자의 특성을 저하시키는 원인이 된다. 이를 해결하기 위해서 그래핀 표면 처리 방법으로 열처리(Annealing), 습식 화학적


그래핀에 밴드갭을 유도하는 경우 전하이동도가 급격히 낮아지는 단점이 발생하며 이를 극복하기 위한 연구들이 진행되고 있다.



〈그림 6〉 AFM 사진 (a) SiO₂ 위에 그래핀 전사 후 아세톤으로 PMMA 지운 후 (RMS roughness = 4.6nm) (b) (a) 소자를 고진공에서 300°C/3h 처리 후 (RMS = 0.6nm)



〈그림 7〉 아세톤과 Chloroform 세정 후 그래핀 소자의 동작 특성(Inset : cleaning 이후 AFM 사진, RMS roughness=0.16nm)



〈그림 8〉 그래핀 위에 증착된 Al_2O_3 (ALD) (a) ALD 증착 전 그래핀의 AFM 사진 (b) $\sim 2nm$ Al_2O_3 증착 후 AFM 사진 (c), (d) ALD 증착 전 후 그래핀/ SiO_2 모식도

세정(Wet Chemical Cleaning), 기계적 세정(Mechanical Cleaning) 등의 연구가 보고되고 있다^[16-17].

〈그림 6〉은 고진공에서 열처리(300°C/3hour)공정 전 후 그래핀 표면의 AFM(Atomic Forced Microscope) 사진이다. 열처리 전후로 그래핀 표면의 거칠기는 4.6nm에서 0.6nm로 감소한 것을 알 수 있으며 열처리를 통해 그래핀 표면에 남아있는 PMMA 잔여물을 제거함으로써, 소자의 특성을 향상시킬 수 있는 것을 알 수 있다^[16].

Chloroform은 PMMA 용해제로 PMMA를 제거하는 능력이 뛰어나다. 이 특성을 이용하여 아세톤을 대신하여 PMMA를 제거하는 연구가 보고 되었다. 〈그림 7〉은 아세톤으로 PMMA를 제거한 소자와 chloroform으로 PMMA를 제거한 소자의 동작 특성을 보여준다. Chloroform 세정 후 그래핀 소자의 Dirac voltage가 0V로 이동하면서 정공의 도핑(p-doping)의 원인이 되는


PMMA가 아세톤과 비교하여 효과적으로 지워진 것을 알 수 있었으며 AFM 사진을 통해서도 그래핀 표면이 깨끗한 것을 알 수 있다^[17].

1.2. 절연막(Dielectric) 증착


그래핀이 대기 중에 노출되면 산소나 수분이 흡착되어 특성이 나빠지게 된다. 이를 최소화 하기 위해 그래핀 표면에 ALD(Atomic Layer Deposition)공정을 이용한 얇은 절연막을 증착하여 공기와의 접촉을 최소화하고 그래핀 소자의 특성을 향상시킬 수 있다. 그러나 그래핀의 표면은 소수성(hydrophobic)이고 불포화결합(dangling bond)가 없어 화학적으로 안정하기 때문에 그래핀 표면에 균일한 절연막을 증착하는 것은 어렵다^[18](〈그림 8〉). 이를 개선하기 위해 Functionalization, 씨앗층(Seed layer) 이용, 저온 증착 등을 이용한 방법이 보고된다.

보통 높은 유전상수를 갖는 절연막(High-k dielectric)은 H_2O 전구체(precursor)를 이용하여 증착한다. 그러나 그래핀의 경우 소수성이기에 H_2O 가 표면에 달라 붙기 힘들다. 따라서 최근 오존(O_3)이나 NO_2 등의 전구체를 이용하여 절연막을 증착하는 연구가 진행되었고 물 대신 다른 전구체를 이용하였을 때 더 균일한 박막을 얻을 수 있었다^[19-20].(〈그림 9〉)

TMA(Tri-Methyl Aluminum)/ O_3 을 이용하여 ALD로 절연막을 증착할 때 O_3 가 그래핀 표면을 친수성(Hydrophobic)으로 바꾸어 Al_2O_3 가 더 균일하게 증착 되도록 도와준다. TMA/ NO_2 의 경우에도 그래핀과 절연막 사이의 계면에 비공유결합 functionalization층을 형성하여 그래핀 표면에 Al_2O_3 가 균일하게 증착 될 수 있게 도움을 준다. 또 다른 절연막 증착 방법은 그래핀 표면에 산화가 잘되는 금속(Al, Ti)을 얇게 증착한 후 대기 중 또는



〈그림 9〉 (a) HOPG 표면 AFM 사진 (b) TMA/ H_2O (200cycle)를 이용한 절연막 증착 후 표면 (c) TMA/ O_3 (50cycle)을 이용한 절연막 증착 후 표면 AFM 사진




〈그림 10〉 Al 금속 씨앗층의 유무에 따른 그래핀 전계효과소자의 전기적 특성

산소 분위기에서 산화시키는 것이다^[21]. ALD로 절연막을 증착하기 전 그래핀 표면에 형성된 금속씨앗층(Metal Seed Layer)은 표면에 반응할 수 있는 곳을 만들어 주기 때문에 좀 더 균일한 절연막 증착이 가능한 것으로 보고되고 있다.


〈그림 10〉은 1~2nm의 Al 금속을 그래핀 소자 표면에 증착 후 산화시켜 이후 3nm Al₂O₃를 증착하여 제작한 하부게이트 그래핀 전계효과소자의 광학 이미지 및 모식도이다. 금속씨앗층을 이용하여 증착한 절연막은 소자의 안정적인 동작이 가능케 하며 얇은 두께도 균일하게 증착이 가능하다. 금속씨앗층 대신 고분자씨앗층(Polymer Seed Layer)을 사용하는 방법도 연구되고 있다. 고분자 씨앗층으로 HMDS, PTCA, NFC 등이 사용되고 대부분 스프인코팅을 이용하여 그래핀 표면 위에 얇게 덮어 사용한다^[18,21].

PTCA와 NFC 같은 고분자 물질은 그래핀 표면에 균일하게 덮여지고 Al₂O₃가 증착될 수 있는 핵생성처(nucleation site)를 제공한다. 〈그림 11〉는 PTCA를 덮은 후 Al₂O₃를 증착한 그래핀의 AFM 사진을 보여준다. 고분자씨앗층이 없는 경우와 비교하였을 때 절연막이 매우 균일하게 증착된 것을 알 수 있다. 이 밖에 계면 처리 없이 저온에서 절연막을 증착하는 방법도 연구되고 있다^[22].

〈그림 12〉에서 증착온도에 따른 Al₂O₃막의 coverage를 보여준다. 50℃에서는 소수성 특성을 가진 그래핀 표면에 물 분자와 같은 많은 수의 전구체가 물리적으로 부착되어있고, 이 물분자 클러스터가 Al 소스와 반응하여 Al₂O₃가 잘 증착되는 표면을 만들어 준다. 100℃에서 증착된 경우 그래핀 표면에 얇은 수분층이 물리적으로 형성



〈그림 11〉 (a) ALD 이전 그래핀 표면의 AFM 사진 (b) ~2nm Al₂O₃ 증착 후 AFM 사진(c), (d) 그래핀과 Al₂O₃ 증착 후 모식도



〈그림 12〉 그래핀표면에 증착된 Al₂O₃ (60cycle)의 AFM 사진 (a) 50℃ (b) 100℃ (c) 150℃ (d) 220℃


공기 중에 노출로 인한 그래핀의 특성 열화를 줄이기 위해 금속 씨앗층 또는 고분자씨앗층을 이용하여 그래핀의 표면에 절연막을 증착하는 연구가 진행되고 있다.

되어 Al 소스와 반응하여 절연막이 균일하게 증착된다(100~130℃). 150℃에서 증착된 경우 높은 온도로 인해 물 분자가 그래핀 표면에 균일하게 덮이지 못하여 절연막이 균일하게 증착되지 않는다. 따라서 그래핀 표면에서 전구체가 화


학적으로 부착될 수 없기 때문에 오히려 저온 증착이 유리하다.

1.3. 계면제어

그래핀 소자의 특성은 전사되는 기판에 의해서도 바뀌게 된다. 실리콘 산화막의 경우 계면에 존재하는 불순물, 표면의 거칠기, 빛에 의한 phonon 등으로 인하여 그래핀 소자의 전하이동도가 제한된다. 뿐만 아니라, 계면사이 전하가 트랩이 되는 곳이 많아서 그래핀이 부분적으로 도핑되는 문제도 발생한다. 이를 개선하기 위해 실리콘



〈그림 13〉 (a) 그래핀 소자 모식도, (b) SAM 종류에 따른 그래핀 소자 특성




〈그림 14〉 (a) h-BN위에 제작된 그래핀 소자 광학사진, (b) h-BN과 실리콘 산화막에서 그래핀 소자의 전자 이동도와 온도관계

콘 산화막 위에 계면층(Interfacial Layer)로 SAM(Self-Assemble Monolayer)나 h-BN(hexagonal Boron Nitride)을 이용하여 그래핀 소자 특성을 향상시키는 연구가 보고되었다^[23, 24].

〈그림 13〉는 SAM 처리 후 소자의 모식도와 SAM 종류에 따른 그래핀 소자의 전기적 특성을 보여준다. SAM 처리 전후를 통해 그래핀 전계효과소자의 저항 변화율이 증가하였으며 기울기가 증가하는 것을 통해 전하이동도 역시 증가함을 알 수 있다.

h-BN는 불포화결합이 없어 표면에 전하트랩이 발생하지 않고, 평면 구조를 가지고 있기 때문에 실리콘 산화막과 그래핀 계면 특성을 개선하는 데 유용한 기판소재로 보고되었다. 〈그림 14〉는 h-BN기판상에서 전하이동도가 매우 향상된 결과를 보여준다. 계면제어를 통해 그래핀 소자가 향상된 결과로부터 계면의 특성을 제어하는 것이 매우 중요하다는 것을 알 수 있었으나, SAM,



〈그림 15〉 그래핀 소자의 on/off 비율 개선 연구

h-BN과 같은 소재는 범용소자의 기판소재로 적절하지 않다는 점에서 그래핀 소자의 개선기술로 적용하기에 적절하지 않다는 것이 단점이다.

2. On/off 비 향상기술


통상적인 그래핀 전계효과소자의 on/off 비율은 약 10-15 이하로 보고되고 있으며 이런 낮은 전류비는 그래핀을 로직이나 메모리 소자로 활용하는데 결정적인 장애물로 작용하고 있다. 이러한 단점을 극복하기 위해 〈그림 15〉와 같이 bi-layer 그래핀 소자, 그래핀 미세 패터닝 공정, 화학적 그래핀 도핑, 유기물 접합 그래핀 전계효과소자 등의 다양한 방법을 통해 소자의 on/off 비율을 향상시키기 위한 시도가 지속적으로 이루어지고 있다.

2.1 그래핀 밴드갭 engineering

그래핀의 선폴을 매우 작게 패터닝하면 전하들이 준1차원 시스템에 갇히게 되며 밴드갭이 열리게 된다. 이러한 미세 패터닝을 통한 그래핀은 크게 그래핀 나노리본(GNR)과 그래핀 나노매쉬 등의 형태로 이루어진다. 그래핀 나노리본

의 경우 패터닝의 방향과 면적에 의해 밴드갭 크기가 결정되는데 〈그림 16〉에서 보여지는 것처럼 10nm이하의 선폴에서 GNR 전계효과소자는 높은 on/off 비율을 보고하고 있다^[25].

나노 매쉬 방식의 경우 넓은 면적의 그래핀막에 높은




〈그림 16〉 GNR 전계효과소자의 전류특성


밀도의 규칙적인 나노홀(nano hole)을 배열하여 밴드갭을 여는 방식으로 약 0.5eV까지 가능하며 이를 이용해 약 10^4 정도의 전류비를 보고하였다. 이러한 수십nm 이하의 미세 패터닝을 통해 밴드갭을 여는 방식은 복잡한 공정과정중에 그래핀의 전기적 특성이 열화되면, 밴드갭이 발생하면서 전하이동도가 감소되는 문제가 있다.

2.2. 쇼트키 장벽 변화 소자(Schottky barrier modulation device, Barristor)

그래핀과 다른 물질간의 이종접합 또는 적층 구조를 만들고 그래핀이 외부 전기장에 의해 Fermi준위가 변화하는 것을 이용하여 이종접합 사이의 장벽높이를 조절하여



〈그림 17〉 Barristor 소자의 전류 특성



〈그림 18〉 다양한 종류의 barristor 소자 (a)그래핀-ZnO, (b)그래핀-GaN, (c)그래핀-HGZO, (d)그래핀-Pantacene, (e) 그래핀-MoS₂

높은 on/off 비율을 갖는 새로운 형태의 소자가 개발되고 있다. 〈그림 17〉는 사이언스지에 보고된 barristor 소자의 동작특성을 보여주고 있다.

그래핀과 실리콘 사이의 쇼트키 장벽을 조절하여 10^5 정도의 높은 on/off 비율을 보고하였으나, 실리콘과 그래핀의 계면을 제어하는 것이 어려워서 후속 연구는 활발하지 않은 상태이다^[26].


〈그림 18〉에 요약한 것과 같이 그래핀과 MoS₂, 또는 그래핀과 WS₂ 등의 그래핀 이외의 2차원 황화물 소자와의 접합을 통한 소자 역시 10^5 이상의 높은 on/off 비율을 보고하고 있으며,^[27,28] 3-5족 반도체, 유기물 반도체 등과 접합하여 안정적이고 높은 on/off 비율을 갖는 소자에 대한 연구가 진행중이다^[29-31]. 하지만 대부분의 2차원 소재들은 그래핀에 비해 전하이동도등의 특성이 매우 나쁘기 때문에 고성능소자로서의 활용가능성보다는 TFT 소자의 대체용으로 연구되고 있다. 또한 적층소자의 경우 계면의 특성을 제어하는 것이 현재 공정수준으로는 매우 어렵다는 것도 극복해야할 문제점이다.^[32]

III. 그래핀 소자 응용 연구


이 절에서는 다양한 용도로 연구되고 있는 그래핀소자에 대해 소개한다.

1. 그래핀 터널링 전계효과소자(tunneling FET)

그래핀과 그래핀 사이에 터널링이 가능한 산화막을 형성하고 상부와 하부의 그래핀의 Fermi 준위를 각각의 외부 전기장으로 조절할 경우 공진특성을 보이며, 여러 전압에서 같은 전류가 흐르는 다치 로직 소자의 특성을 보이게 된다^[33](〈그림 19〉). 그래핀을 이용한 터널링 다이오드는 전압-전류가 부성저항형이며 고주파 특성이 양호하



〈그림 19〉 그래핀 터널링 전계효과소자



〈그림 20〉 그래핀-강유전체를 이용한 메모리 소자 (a)Gr-PZT, (b)Gr-PVDF 메모리 소자


므로 마이크로파의 발진이나 증폭 또는 논리회로에서 고속 스위칭이 가능하게 할 수 있다.

2. 그래핀-강유전체 소자


강유전체 메모리 소자는 한때 차세대 메모리 소자로 많은 각광을 받고 연구되었으나, 실리콘 기판의 불충분한 전하밀도에 의한 강유전체의 분극이 열화되는 self-depolarization 현상이나 스케일링의 한계 등이 상용화의 문제점으로 지적되고 있다. 〈그림 20〉처럼 강유전체로 자주 이용되는 PVDF (Polyvinylidene fluoride) 고분자 강유전체 또는 PZT(PbZrTi) 등의 무기 강유전체의 분극을 이용하여, 그래핀의 Fermi 준위를 조절함으로써 전도성을 변화시키는 방법으로 10nsec 이하의 빠른 속도로 동작할 수 있는 메모리 소자가 보고되었다. 그래핀 소자의 on/off 비가 낮아서 메모리 window는 작지만, 앞에서 소개한 barristor 소자와 결합될 경우, 단점을 극복할 수 있으며, 충분한 전하밀도를 가진 그래핀과 적층할 경우 self-depolarization 문제도 저감될 수 있을 것으로 예측되고 있다^[34-36].

3. 그래핀-압전체 소자

그래핀과 압전체를 결합한 터치센서와 자가발전 소자 등이 연구되었다. 이 역시 외부에서 가해지는 압력을 전기장으로 바꾸어 그래핀의 Fermi 준위를 조절하는 방식으로 ZnO 나 PVDF 등이 사용되었으며 이를 통해 많은 연구가 진행되었다^[37-39](〈그림 21〉).



〈그림 21〉 그래핀-압전체를 이용한 소자 (a) Gr-NW(Nano Wire) ZnO, (b) Gr-PVDF 터치 소자




〈그림 22〉 배선소자로서 그래핀의 전기적 특성

4. 배선소재(Interconnect)

현재 반도체 칩에는 구리배선을 주로 이용하고 있지만, 2020년에는 약 22nm 정도까지 선폭이 줄어들어 따라 배선 저항이 급격히 증가되면서, 소자 성능 개선이 어려워지고 있다. 그래핀의 경우 구리배선에 비해 단위면적 당 최대 전류량이 100~1000배 이상 높고, 매우 얇기 때문에 배선간의 capacitive coupling이 줄어들어 전력소모 감소에도 기여할 수 있을 것으로 기대되고 있다. 또한 넓은 선폭의 경우에는 구리배선의 capping 또는 확산방지층으로 활용될 수 있고, 이때 배선의 신뢰도가 크게 향상되는 것으로 보고되고 있다^[40](〈그림 22〉).

5. 광검출소자(Photo detector)

일반적으로 광검출소자 중 가시광 영역은 Si, GaAs 나 InP가 사용되고 근적외선이나 중적외선 영역에서는 PbS, InGaAs 등이 사용되어, 각 센서별로 일부 파장 영역에서만 사용 가능하나, 그래핀은 밴드갭이 없기 때문에 이론적으로 모든 파장영역에서 빛을 흡수할 수 있다. 특히 한층의 그래핀은 2.3% 빛을 흡수하기 때문에, 다른



〈그림 23〉 다양한 파장 영역에서 반응하는 그래핀 광검출 소자의 전 기적 특성

재료들과 비교할 때 극박막상태에서도 흡광효율을 높일 수 있다. 또한 단일 원자층이기때문에, 광투과깊이에 따른 광전변환효율의 차이도 없어서, 〈그림 23〉에서 보이는 것처럼 다양한 영역의 파장에 따라 거의 같은 양의 광 전류가 흐르는 것을 볼 수 있다. 이 때문에 광배선 소자에도 응용이 가능할 것으로 예측된다^[41].

IV. 향후 전망 및 결론

그래핀은 매우 독특한 물성 때문에 다양한 응용분야에 적용하기위한 연구가 진행되고 있으나, 밴드갭이 없다는 단점 때문에 전자소자로서의 응용가능성은 상당히 제한 될 것이라는 오해를 받고 있다. 그 결과로 〈그림 24〉에 보인 것과 같이 향후 5~10년 이내 상업화가 가능 할 것으로 전망되는 그래핀의 응용분야별 개발 시기에 대한 예측이 제시되어 있는데, 전자소자분야는 제시되어 있지 않거나, 그래핀에 강제로 밴드갭을 만들어서 기존의 소자개 념에 적용하기위한 접근방법이 사용될 것으로 잘못 예측



〈그림 24〉 CVD 그래핀의 응용분야별 요구 물성 및 출현시기

하고 있다^[42]. 그러나, 본 논문에서 요약한 바와 같이, 그래핀의 고유한 특성을 이용한 barristor나 파생소자, 또는 수광소자의 채널소재로 그래핀을 이용한다면, 초저온 공정이 가능한 고성능 로직소자 및 광기반 소자의 구현이 가능할 것이다. 따라서, 기존의 소자제작방법으로는 구현 할 수 없었던 매우 다양한 전자소자 응용이 가능해질 것이며, 그래핀의 전자소자용 소재의 응용가능성을 매우 다양하고 긍정적으로 보아야할 것이라는 점을 강조하고자 한다.

사사

본 연구는 산업통상자원부와 KSRC(Korea Semiconductor Research Consortium)가 공동으로 지원하는 미래반도체소자 원천기술개발사업(과제번호 10044842)과 산업통상자원부 및 한국산업기술평가관리원의 산업원천기술개발사업(정보통신)의 지원으로 수행 되었음(과제번호 10039174)

참고 문헌

- [1] K.S. Novoselov et al., Science, 306(5696), p.666 (2004)
- [2] K.S. Kim et al., Nature, 457(7230), p.706 (2010)
- [3] X. Li et al., Science, 324(5932), p.1312 (2009)
- [4] S. Unarunotai et al., ACS Nano, 4(10), p.5591 (2010)
- [5] M. Reiche, Phys. Status Solidi A, 203(4), p.747 (2006)
- [6] J.S. Moon et al., IEEE Elec. Dev. Lett., 30(6), p.650 (2009)
- [7] H.J. Hwang et al., Appl. Phys. Lett., 99, p.082111 (2011)
- [8] D.C. Marcano et al., ACS Nano, 4(8), p.4806 (2010)
- [9] R.R.Nair et al., Science, 320, p.1308 (2008)
- [10] K.I. Volotin et al., Solid State Commun., 146, p.351 (2008)
- [11] S.V. Morozov et al., Phys. Rev. Lett. 100, p.016602 (2008)
- [12] A.A. Balandin et al., Nano Lett. 8, p.902 (2008)
- [13] C. Lee et al., Science, 321, p.385(2008)
- [14] S. Bae et al., Nat. Nanotechnol., 5, p.574 (2010)
- [15] C. Liu et al., Nano Lett., 10(12), p.4863 (2010)
- [16] A. Pirkle et al., Appl. Phys. Lett., 99(12), p.122108 (2011)
- [17] Z. Cheng et al., Nano Lett., 11(2), p.767 (2011)
- [18] X. Wang et al., J. Am. Chem. Soc., 130(26), p.8152 (2008)



[19] B. Lee et al., Appl. Phys. Lett., 90(20), p.203102 (2008)
 [20] J.R. Williams et al., Science, 317(5838), p.638 (2007)
 [21] S. Kim et al., Appl. Phys. Lett., 94(6), p.062107 (2009)
 [22] D.B. Farmer et al., Nano Lett., 9(12), p.4474 (2009)
 [23] Y. Zhang et al., J. Phys. Appl. Phys., 47(5), p.055106 (2014)
 [24] W. Gannett et al., Appl. Phys. Lett., 98(24), p.242105 (2011)
 [25] C.G. Kang et al., Nanotechnol., 22, p.295201 (2011)
 [26] H. Yang et al., Science, 336(6085), p.1140 (2012)
 [27] H. Tian et al., Scientific Reports, 4, p.8981 (2014)
 [28] T. Georgiou et al., Nature Nanotechnol., 8, p.100 (2013)
 [29] 황현준 외, 한국재료학회, p.114 (2015)
 [30] J. Heo et al., Nano Lett., 13, p.5967 (2013)
 [31] F. Lin et al., Appl. Phys. Lett., 105, p.073103 (2014)
 [32] A.K. Geim et al., Nature, 499, p.419 (2013)
 [33] L.F. Register et al., ECS Transaction, 45(4), p.3 (2012)
 [34] X. Hong et al., Appl. Phys. Lett., 97, p.033114 (2010)
 [35] H.J. Hwang et al., Microelectronics Engineering, 109, p.87 (2013)
 [36] H.J. Hwang et al., Nanotechnol., 24, p.175202 (2013)
 [37] J.O. Hwang et al., J. Mat. Chem., 21, p.3432 (2010)
 [38] E.J. Paek et al., Solid State Devices and Materials (SSDM), p.1331 (2011)
 [39] J.H. Yang et al., Microelectronics Engineering, 147, p.79 (2015)
 [40] C.G. Kang et al., Nanotechnol., 24, p.114707 (2013)
 [41] C.G. Kang et al., Optics Express, 21(20), p.23391 (2013)
 [42] A.C. Ferrari et al., Nanoscale, 7(11), p.4598 (2015)



이병훈

- 1989년 한국과학기술원, 물리학, 학사
- 1992년 한국과학기술원, 물리학, 석사
- 2000년 The University of Texas at Austin, 전자공학, 박사
- 1991년~1997년 삼성전자 연구원
- 1997년~2000년 The University of Texas at Austin, R.A., SRC Graduate fellow
- 2001년~2003년 IBM Microelectronics, 65nm FEOL, Lead Integrator
- 2003년~2007년 SEMATECH-SRC FEP Transition Center, Co-director (04.07-07.03), SEMATECH, Adv. Gate Stack Program, Program manager, IBM Microelectronics, Senior Scientist
- 2007년~2008년 SEMATECH, Exploratory Technology Program, Program Manager
- 2008년~현재 광주과학기술원 신소재공학부 교수
- 2011년~2014년 광주과학기술원 터치융복합클러스터육성사업단장
- 2013년~현재 광주과학기술원 미래전자소자연구센터장
- 2015년~현재 광주과학기술원 대외협력처장

〈관심분야〉

초 저전력 소자, 그래핀 소자, 실리콘 소자 게이트 스택 및 신뢰성



황 현 준

- 2009년 전남대학교, 신소재공학부, 학사
- 2009년~현재 광주과학기술원, 신소재공학부, 석박통합과정
- 2014년 1월~2014 12월 The University of Texas at Dallas, 교환 장학생

〈관심분야〉
그래핀-강유전체 소자, 그래핀-압전체 소자, 그래핀-ZnO barristor



김 소 영

- 2014년 GIST 대학, 전기전산, 학사
- 2014년~현재 광주과학기술원, 신소재공학부, 석박통합과정

〈관심분야〉
그래핀 소자, 삼진법 소자



장 경 은

- 2008년 한양대학교, 신소재공학부, 학사
- 2011년~현재 광주과학기술원, 신소재공학부, 석박통합과정
- 2007년~2010년 하이닉스 연구소 선행공정 연구원

〈관심분야〉
그래핀 복합 소자, 2차원 물질 복합 소자, 차세대 전자 소자



유 원 범

- 2014년 세종대학교, 신소재공학부, 학사
- 2014년~현재 광주과학기술원, 신소재공학부, 석사과정
- 2012년12월~2013년 2월 삼성종합기술원 과제지원학생

〈관심분야〉
그래핀-ZnO barristor



김 윤 지

- 2012년 한양대학교, 신소재공학부, 학사
- 2012년~현재 광주과학기술원, 신소재공학부, 석박통합과정

〈관심분야〉
그래핀 소자, 삼진법 소자